반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성

특성p. 2② MOS Capacitorp. 3③ E-Beam의 구조와 증착원리p. 84. 실험 방법p. 95. 결과 예측p. 116. 결과 분석p. 12① C-V 결과 분석p. 12② I-V 결과 분석p. 167. 결론p. 198. 참고문헌p. 191. 실험 목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, dielectric material의 두께 및 electrode

특성을 발휘하여 제 역할을 수행하지 못하게 되므로, 절연파괴전압을 피해야 한다.실험 목적본 실험에서는 위에서 설명한 MOS capacitor에서 중요한 구조인 MOS 구조를 이용하여 Oxide 층에 쓰인 SiNx의 두께에 따라 변화하는 전류와 절연파괴전압을 알아보기 위해 I-V curve측정을 하였고, capacity측정을 위한 C-V curve를 측정하였다. 이 측정을 통해 silicon nitride의 두께에 따른 전류의 변화를 분석하고, 각각 다른 주파수에 대한 다른 두께의 유전체를 가진 시편들

따른 C-V, I-V 특성5. 실험 장비 및 방법5-1 실험 장비5-2 실험 방법6. 실험 결과6-1 C-V6-2 I-V7. 결론8. 참고 문헌1. 실험 목적MOS capacitor의 Silicon층 위의 Oxide층을 직접 제작하면서 그 공정을 이해하고, Metal의 종류(Au&Ti)와 전극크기를 변수로 두고 C-V특성과 I-V 특성을 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다.2. 실험 배경인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적

산화층 두께에 따른 MOS Capacitor의 I-V, C-V 그래프 변화1목차Ⅰ. 실험목표Ⅱ. 실험 조건Ⅲ. 실험 과정Ⅳ. 실험결과 및 분석1. C-V 결과분석2. I-V 결과분석3. 오차의 원인4. 결론 Ⅴ. 참고문헌2실험 목표13실험 목표SiO₂ 산화층 두께에 따른 MOS capacitor의 C-V, I-V Curve를 측정하고 그 결과 값을 분석하여 이해한다. 4실험 조건25실험 조건독립 변인 : Au & Ti 전극SiO2 산화층의 두께(100, 200, 300nm)(2) 통제 변인 :전극의 직경(2mm)전극의 두께(50nm)6실험

SiO2SiOxSiMobile ionic chargeOxide trapped chargeOxide fixed chargeInterface trapped chargeQm Na+++-Qot+++Qf+++Qit주파수가 낮음 → 모든 Charge가 대응주파수가 높음 → 대응하지 못하는 Charge 존재주파수의 증가 → 유전율 저하 → Capacitance 감소033 결과 분석Result and discussion3. Hysteresis 효과두 측정값이 다른 이유Interface trapped chargeMobile ionic charge033 결과 분석Result and discussion4. 표면 처리 문제표면의 불균일에 인한 오차표면이 불균일할시 C-V, I-V curve 모두에