[전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2011.02.18 / 2019.12.24
16페이지 / docx (MS워드 2007이상)
평가한 분이 없습니다. (구매금액의 3%지급)
1,400원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-1페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-2페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-3페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-4페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-5페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-6페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-7페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-8페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-9페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-10페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-11페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-12페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-13페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-14페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-15페이지

전자재료실험 MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상-16페이지

추천 연관자료

목차: 목 차

1. 실험 배경

2. 실험 목적

3. 실험 장비
A. 시편 제작에 사용한 장비
a. PECVD
b. Thermal evaporator
B. 측정에 사용한 장비
a. Probe station

4. 실험 과정
A. 시편 제작
B. 측정

5. 결과 예측
A. I-V curve 결과 예측
B. C-V curve 결과 예측

6. 실험 결과

7. 결과 분석

본문내용: b. Thermal evaporator
PVD (Physical Vapor Deposition)에 해당하는 증착법에는 스퍼터링 (Sputtering), 전자빔증착법 (E-beam evaporation), 열증착법 (Thermal evaporation), 레이저분자빔증착법 (L-MBE, Laser Molecular Beam Epitaxy), 펄스레이저증착법 (PLD, Pulsed Laser Deposition) 등이 있다.
스퍼터링 (Sputtering)의 특징은 플라즈마를 이용하여 표적제(금속)등을 작은 나노입자 들로만들어서 그것을 이용하여 코팅이나 기타공정을 수행하는 것이 특징이며 주로 코팅 분야에 사용된다. 스퍼터링의 장점으로는 넓은 면적에서 균일한 박막두께 증착가능, 박 막두께조절이 용이하고 진공증착에 비하여보다 정확한 합금 성분 조절이 가능하고 스텝 커버리지, 입자구조, 응력 등의 조절이 가능하다. 단점으로는 장비가 고가이며 낮은 증착율, 또 고진공이 아니라 불순물이 증착된다는 것이 특징이다. 이것의 특징으로는 전자선의 집속에 의해 국부적인 고온을 얻을 수 있어 고순도의 박막 형성이 가능하고, 고융점 금속을 포함한 모든 재료에 적용할 수 있다. 그러나 증발 분자와 잔류 가스를 이온화시켜 막질에 영향을 미치는 경우가 있으며, 또한 장치가 복잡해지는 단점이 있다.
레이저분자빔증착법 (L-MBE, Laser Molecular Beam Epitaxy)은 펄스레이저 빛을 벌크 타겟에 조사시켜 타겟으로부터 튀어나온 입자(주로 원자 형태)들을 기판 위에 쌓이게 하 여 양질의 박막을 얻는방법으로 특징은 복잡한 다성분계 물질을 성장시킬 수 있으며, 성 장 중에 Reflection High Energy Electron Diffraction (RHEED) 패턴을 in-situ로 측 정할 수 있어, 원자들이 한층 한층 씩 쌓이면서 결정 성장되는 현상을 RHEED 패턴의 변화를 통해 읽을 수 있다. 이러한 RHEED 패턴의 변화로부터, 박막 표면 상태에 대한 정보는 물론, 박막의 결정 성장을 원자 단위로 제어할 수 있다는 것이 특징이다.
전자빔증착법 (E-beam evaporation)의 특징은 오래된 film deposition 방법으로서 공정 이 단순하고 증착 속도가 빠르며 장비의 가격이 저렴한 장점이 있는 반면 film quality가 나쁜 단점이 특징이다. 또한, 점소스를 이용하는 만큼 shadowing effect나 film의 uniformity가 좋지 못하다는 evaporation 방식의 특징 역시 지니고 있다. 이 방법은 증착 재료에 전자선을 조사해서 가열, 증발시킨다. E-beam/Thermal evaporator는 각종 금속(Au, Al, Ti, Cr, In, Ni)과 유전체(SiO2)의 박막을 기판 위에 증착할 수 있는 장비이다. 진공도는 1.0 x 10-6 Torr까지 얻을 수 있다. 박막 증착시에는 박막 두께 측정 센서를 통해 박막의 두께를 확인하며 공정을 진행할 수 있다. 박막은 보통 0.5 Aring/sec ~ 1.0 Aring/sec의 증착 속도로 증착을 하며 3, 4 인치 웨이퍼를 비롯하여 여러 가지 시편 위에 박막 증착이 가능하다. 또한 3인치 웨이퍼의 경우 1회에 2장을 동시에 금속 증착을 할 수 있다.
열증착법 (Thermal evaporation)의 특징은 간단히 말해서 열을 올려 증착시키는 방법이 특징이다. 본 실험에서 사용한 thermal evaporator가 바로 이 증착법을 사용했으며, thermal evaporation은 이름 그대로 증착 할 금속 source를 전류를 흘려줄 판 위에 고정을 시켜놓고, 판에 전류를 흘려주면 저항에 의해서 열이 발생하게 되고, 이 열로 인해 금속이 증발을 하여 그 gas atom들이 위에 거꾸로 매달아놓은 시편 위로 증착을 하게 된다. 이 모든 과정은 PECVD와 마찬가지로 고진공에서 이루어지며, 그 이유 역시 불순물을 제거하려는 목적도 있지만, 금속이 증발하여 증착하기 전까지 다른 원자와 충돌하지 않고 바로 증착이 될 수 있게 하려는 목적이 있다. 즉, mean free path가 소스와 시편간의 거리보다 더 길어야 비로소 제대로 된 증착이 된다.

B. 측정에 사용한 장비
a. Probe station
voltage에 따른 current와 capacitance를 측정하는데, 이 장비는 wafer에서 각 chip의 전기적 특성검사를 통하여 양/불량을 선별하는 EDS Tester system의 필수적인 구성요소로써, memory tester와 연결되어 prober를 이용하여 직접적으로 test하고자 하는 chip 또는 IC에 전압을 가하여 발생된 전기적 특성을 메모리 테스터로 전달해 주고, prober chuck 위에 놓이는 웨이퍼 chip을 프로브가 접촉할 수 잇도록 정렬하여 주는 장비이다. 이 때, test의 개념은 반도체 소자를 사용하기 전 이상 유무를 확인하는 것을 말하며, 일반적으로 반도체 소자의 전기적 기능을 검사하고, 자재에 맞게 주어진 프로그램 내에서 기능이 제대로 발휘되는 지를 확인하는 여러 과정을 포괄적으로 표현하는 말이다. 이러한 것이 가능하기 때문에, 우리가 만든 시편의 전기적 기능을 측정하여 알아볼 수 있다. 구성은 oscilloscope, pulse generator, spectrum analyzer, DC supply, source meter, gauss meter, EM supply로 이루어져있다.

참고문헌: 8. References
- Scanning Nonlinear Dielectric Microscopy를 이용한 저항 탐침 형성 고정 최적화를 위한 단면 채널 구조 관찰, electronic materials letters, Vol. 2 No. 2 (2006) pp. 151-156
- Characterization of MOS structure using low-k dielectric methylsilsesquioxane with evaporated and sputtered aluminum gate, Semiconductor Physics, Quantum Electronics & Optoelectronics, 2002. Vo. 5, No. 3, P. 316-318
- http://fiselect2.fceia.unr.edu.ar/fisica4/simbuffalo/education/mos/mosCap/biasBand10.html
- http://www.ece.cmu.edu/~dwg/412/movies.html
- Physics of Metal-Oxide-Semiconductor (MOS) Structures (Part 1), Thomas Schroder, IHP – Microelectronics
- http://www.mtl.mit.edu/researchgroups/hackman/6152J/SP_2004/supplementals/sp_2005_6_152J_ST04_MOSCap.pdf
- https://www.physik.tu-cottbus.de/~racec/HL/MOS_I.pdf
- Surface Photovoltage measurement in MOS structures, K Pater, 1987
- Properties of Si-SiO2 interfaces in MOS structures with nitrogen-doped silicon, L. Harmatha 외 4명, Advances in Electrical and Electronic Engineering, pg. 334-336, 2006
- Ben Streetman, Sanjay Banerjee, "Solid State ElectroniccDevice", PEARSON Education Korea, 6th ed, pp.292~313, 2005

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

MOS Capacitor 제작 공정 실험

비정질 구조로 인해 표면에서 보다 반응성이 높다. 따라서 산소 diffusion에 보다 취약할 수 밖에 없다. 산소가 내부 구조로 확산이 된다면 보다 불안정하게 되고, 이는 누설 전류가 흐를 가능성을 높게 한다.④ 증착 시 오류E-beam evaporation 시, 진공이 완벽하지 않아서 생길 수 있는 불순물 문제, 주변 자기장에 의한 영향 때문에 오류가 발생할 수 있고, 증착 두께가 일정하지 못할 확률이 존재하기 때문에 오류가 발생할 수 있다.13위의 내용 요약 설명!14

MOS Capacitor 제작 공정 실험

층의 종류(SiO2, Al2O3)에 따라 MOS Capacitor 의 전기적 특성이 어떻게 달라지는지 살펴보고 변화하는 Capacitance 의 차이를 분석한다. 이를 바탕으로 각 유전층의 유전상수(dielectric constant)를 실험적인 데이터를 통해 계산한 후 실제 값과 비교하여 본다.1-2 배경 이론1-2-1 MOS Capacitor그림 1.1 Capacitor그림 1.2 MOS capacitorCapacitor(축전기)란 전기회로에서 전기용량을 지녀 전하를 축적시키는 소자를 지칭한다. MOS Capacitor란 Metal-Oxide-Semiconductor(금속-산화물-반도체)의 3

[전자재료실험설계] MOS Capacitor 계획서

Capacitor 2 Leakage current and Capacitance 3 Thin Film Deposition 1) Chemical Deposition (1) CVD(Chemical Vapor Deposition) (2) PECVD(Plasma Enhanced CVD) 2) Physical Deposition (1) Ion Plating (2) Thermal Evaporation (3) Laser Ablation (4) MBE(Molecular Beam Epitaxy) (5) E-beam (6) Sputtering 4 Photolithography 4. Experiment Process 1 SiO2, Si3N4 Deposition 2 Metal Deposition with Photolithography 3 I-V & C-V Measurement 5. References 1. SubjectOxide(유전체)의 종류 (SiO2 100nm,Si3N4 100nm) 와 전극 크기(3mm, 2mm,1mm)에 따른 MOS capacitor의 C-V ,

TSP 부품기술 및 시장동향 조사자료

capacitor를 달아주어 일정한 전압을 유지할 수 있게 해준다.9. 기판(substrate)전기 회로가 형성되어 있는 판. 절연 기판 표면에 도체 패턴을 형성할수 있는 절연 재료를 말하며 프린트 배선판 및 절연기판을 총칭한다.이것은 기판의 위 또는 내부에 임의의 회로 소자를 구성하거나 구성할수 있는 물체를 말한다. 액정 셀에서는 액정 셀의 기계적 구조를 형성하는 몇 개의 층(전극, 봉지, 표면 배향 층)으로 덮인 투명한 유리나 플라스틱판을 의미한다.1

[재료실험] 산화층 두께에 따른 MOS Capacitor의 I-V, C-V 그래프 변화

산화층 두께에 따른 MOS Capacitor의 I-V, C-V 그래프 변화1목차Ⅰ. 실험목표Ⅱ. 실험 조건Ⅲ. 실험 과정Ⅳ. 실험결과 및 분석1. C-V 결과분석2. I-V 결과분석3. 오차의 원인4. 결론 Ⅴ. 참고문헌2실험 목표13실험 목표SiO₂ 산화층 두께에 따른 MOS capacitor의 C-V, I-V Curve를 측정하고 그 결과 값을 분석하여 이해한다. 4실험 조건25실험 조건독립 변인 : Au & Ti 전극SiO2 산화층의 두께(100, 200, 300nm)(2) 통제 변인 :전극의 직경(2mm)전극의 두께(50nm)6실험

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인