[전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석
등록일 / 수정일- 페이지 / 형식
- 자료평가
- 구매가격
- 2013.04.11 / 2019.12.24
- 16페이지 /
hwp (아래아한글2002) 
1건 (구매금액의 3%지급)- 1,700원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
추천 연관자료
- 목차
-
1. 실험 목적
2. 실험 배경
3. 실험 이론
3-1 MOS Capacitor
3-2 Oxide 증착법
4. 결과 예측
4-1 금속 종류에 따른 C-V, I-V 특성
4-2 전극 크기에 따른 C-V, I-V 특성
5. 실험 장비 및 방법
5-1 실험 장비
5-2 실험 방법
6. 실험 결과
6-1 C-V
6-2 I-V
7. 결론
8. 참고 문헌
- 본문내용
-
의 종류(Au&Ti)와 전극크기를 변수로 두고 C-V특성과 I-V 특성을 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다.
2. 실험 배경
인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등 많은 분야에서 비약적인 발전을 이루고 있다. 이런 인류의 발전의 시작은 바로 1960년에 미국의 Bell 연구소에서 이루어진 최초의 Ge를 이용한 금속 산화막 반도체 전계효과 트랜지스터 (MOSFET)의 발견이다. 이는 이전 트랜지스터에 비해 저렴한 생산비와 기술적 이점을 가졌으며 성능 또한 우수해 전자공학에서 주도적인 역할을 차지하게 되었다. 현재는 Ge oxide의 불안정한 상태 때문에 Ge보다는 Si 사용한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 반도체산업의 중심에 서있다. 이러한 MOSFET의 바탕이 되는 MOS를 이용한 capacitor 즉 MOS capacitor는 유전체로써 oxide를 사용하였기 때문에 붙여진 이름이며 이번 실험에서 제작할 소자이다. 전기신호의 증폭과 스위칭을 가능하게 한 Transistor의 기능에 가장 근본적인 원리를 설명하여 줄 수 있는 것이 MOS capacitor 이다.
3. 실험이론
그림 3.1.2 Capacitor
그림 3.1.1 MOS capacitor
3-1 Metal Oxide Semiconductor(MOS) Capacitor
MOS란 Metal-Oxide-Semiconductor(금속-산화물-반도체)의 3중 구조를 말한다.
Metal-Insulator-Semiconductor(금속-절연체-반도체) 구조 중에서 가장 널리 이용된다. 실제로는 실리콘 기판위에 SiO2 박막을 형성하고 그 위에 금속 전극을 배치한다. 이 구조를 접합구조로 한 MOS 다이오드, 전계효과 트랜지스터(FET)의 게이트에 사용한 MOSFET 등의 장치에 응용되고 있다.
(1) MOS의 구조
MOS는 반도체 기판위에 이산화규소(Si02)로 된 Depletion layer(공핍층)와 금속층을 쌓아서 얻어진다. SiO2가 유전체(dielectric) 물질이므로 평행판축전기(두 개의 도체판으로 구성된 축전기)의 두 금속 전극 중에서 하나를 반도체로 대체한 것과 같은 구조이다.
(2) P-type MOS
P-type MOS란, 전하를 옮기는 캐리어로 정공(양의 전하를 가진 전자와 같은 거동을 하는 가상 입자, Hole)이 사용되는 MOS이다. 양의 전하를 가지는 정공이 캐리어로서 이동해서 전류가 생긴다. 즉, 정공이 다수 캐리어가 되는 MOS이다. 예시로 실리콘과 동일한 4가 원소의 진성 반도체에, 미량의 3가 원소 (붕소, 알루미늄 등)을 불순물로 첨가해서 만들어진다.
(3) MOS operation
MOS의 capacitance는 Gate에 가해지는 전압()에 의존하며, 그에 따라 두 가지 전압(flat band voltage, threshold voltage)을 기준으로 크게 세 가지 동작 영역(accumulation, depletion, inversion)으로 구분된다. 그리고 이 세 가지 영역은 각각 가해지는 전압에 따른 반도체 표면의 상태 변화를 나타낸다.
- 참고문헌
-
(1) Solid State Electronic Devices 6th Edition
/ Ben Streetman · Sanjay Banerjee / Prentice-Hall / 2005
(2) 이후정교수님 ‘반도체공학개론’ 강의자료
(3) 물리학과 첨단기술-OLED 증착장비의 기초 기술
/노준서, 배경민, 유운종 / 한국물리학회 / 2005년 4월 제14권 4호
(4) PVD (E-beam evaporation & Thermal Oxidation)
http://www.etafilm.com.tw/PVD_Thermal_Evaporation_Deposition.html
(5) http://ecee.colorado.edu/~bart/book/book/chapter6/ch6_3.htm
(6) http://terms.naver.com/entry.nhn?cid=200000000&docId=1078055&mobile
&categoryId=200000458
(7) 반도체 소자의 이해
/ 김원찬 저 / 대영사 / 1999년 8월 30일 초판
자료평가
- 유용하게 잘 참고하였습니ㅏㄷ!
- wbelem***
(2015.05.19 11:55:13)
