[전자재료실험] MOS 캐패시터 결과

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2012.03.19 / 2019.12.24
9페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
700원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: 목 차

1. 실험 목표

2. 이론적 배경

1) 산화공정(Oxidation)

2) 화학증착기상(CVD) 공정

3) Photo공정

4) PVD(Physical Vapor Deposition)

3. 실험 방법

4. 결과 및 고찰

1) C/V 그래프

2) I/V 그래프
1) C-V 그래프

2) I-V그래프

3) 결론

본문내용: 이번 실험에서는 Source와 Drain을 만들지 못하고 Si위에 와 Pt를 올려서 만들었고 그림은 다음과 같이 볼 수 있으나 원리는 MOSFET와 같다고 볼 수 있다.

1) 산화공정(Oxidation)
열 산화법은 산화층 내부와 SiO2/Si 계면에 결함을 거의 생성시키지 않는 방법으로서 우수한 특성의 절연막을 형성시킬 수 있는 기술이다. 이 기술은 산화 반응에 사용되는 기체의 종류에 따라 건식 산화(dry oxidation)법과 습식 산화(wet oxidation)법으로 구분되는데, 반응기체로 순수한 산소를 사용하는 경우를 건식 산화라 하고, 산소와 수증기의 혼합물을 사용하는 경우를 습식 산화라 한다.
열 산화 공정은 일반적으로 수평 원통형 전기로 반응기에서 진행되고, 이때 반응기 시스템은 크게 네 부분 즉, 반응 기체들을 보관하고 공급해 주는 원료기체 캐비넷(gas source cabinet), 전원 공급장치와 석영반응기, 열전쌍(thermocouples), 가열코일 등을 포함하고 있는 전기로 캐비넷(furnace cabinet), 웨이퍼를 공급해 주는 공급 준비실(load station), 그리고 컴퓨터 제어기(computer controller)로 구성된다. 현재 실리콘 IC의 제조에 많이 사용되고 있는 산화 반응기들은 8인치 웨이퍼를 한꺼번에 200장까지 처리할 수 있는 능력을 가지고 있다. 산화 반응기 중심부의 온도 균일도(uniformity)는 400 ℃에서 1200 ℃의 범위에서 ±0.5 ℃정도로 유지되며, 반응기는 대부분의 경우 대기압에서 운전된다. 반응기 내의 유체 흐름은 층류(laminar flow)로서 산소나 수증기 등의 반응기체는 운반기체(carrier gas)에 섞여 기체 혼합물로 공급되며, 웨이퍼 근처까지 도달한 이후에는 주로 기체 및 고체 상태 확산에 의해 물질 전달되어 진다. 열 산화 공정은 반응공학적인 측면에서 볼 때 전형적인 기체-고체 반응(gas-solid reaction) 시스템이라 할 수 있다.

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

[전자재료실험] MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정하여 예상 결과와 비교

실험결과 분석 (2) 오차의 원인 분석 1) 기계의 오작동 또는 샘플 제작 시 실수 2) Leakage current(누설 전류) 3) Deep depletion 7. Reference 1. 실험 목적전자재료실험 결과보고서MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정하여 예상 결과와 비교하고 오차 원인을 분석한다.2. 이론적 배경(1) MOS capacitor 구조 설명Capacitor는 쉽게 전기를 일시적으로 저장하는 축전기를 말한다. MOS capacitor의 특징은 산화막에 의해 비롯된다. 산화막은 실리콘 산화막 형태로

[전자재료실험] MOS 캐패시터

실험 결과로 보아 여기에서 이상적인 SiO 2막의 두께는 200A로 볼 수 있다. 목차1. 실험 목표2. 이론적 배경3. 실험 방법4. 결과 및 고찰100A100A capacitance(F)200A capacitance(F)300A capacitance(F)Voltage(V)Capacitance(F)C/V 그래프area=5026.548246SiO2 SiO2100A 200A 300A 100A 200A 300AVoltage(V) capacitance(F) capacitance(F) capacitance(F) Voltage(V) Current(A) Current(A) Current(A)-4 0.000 0.000 0.000 0 0.000 0.000 0.000-3.95 0.000 0.000 0.000 0.05 0.000 0.000 0.000-3.9 0.000 0.000 0.000 0.1 0.000 0.000 0.000-3.85 0.000 0.000 0.00

[재료공학실험] NTC 제조 및 경시변화 측정

실험 진행에 앞서 우리는 지금까지 연구되어진 결과를 조사하고, 그것을 바탕으로 브레인스토밍을 통해 우리 조가 앞으로 실험을 진행에 나갈 방향에 대하여 논의하였다.13.15902 Mn3O4 와 1.84098 NiO 시료를 이용하여 NTC를 만들기4-1. 볼밀DI water VS 에탄올 두 시료를 혼합하기 위해 사용하는 용액은 건조시간을 줄이기 위해 휘발성이 보다 강한 에탄올을 사용하기로 한다.볼밀 시간볼밀은 Mn3O4와 NiO가 적절히 섞일 정도로 시행해 주면 되었다. 대략 하루 정

[전자재료실험] MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

Rumyantsev, Sergey L. Levinshtein, M. E.- Thin film technology handbook (공)저: Aicha Elshabini-Riad,Fred D. Barlow chapter5 p.8-9Deep depletion관련- TITLE Comprehensive study on the deep depletion capacitance-voltage behavior for metal-oxide-semiconductor capacitor with ultrathin oxides, Cheng, Jen-Yuan; Huang, Chiao-Ti; Hwu, Jenn–Gwo, Journal of Applied Physics ,Oct2009 Volume 106 Issue 7 Pages 목차Ⅰ. 실험 목적Ⅱ. 시편의 제작Ⅲ. I-V 그래프 측정1. 두께에 따른 의 I-V graphⅣ. C-V 그래프 측정1. SiO2 주파수에 따른 C-V graphⅤ. 참고

[전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상

목 차실험 배경실험 목적실험 장비시편 제작에 사용한 장비PECVDThermal evaporator측정에 사용한 장비Probe station실험 과정시편 제작측정결과 예측I-V curve 결과 예측C-V curve 결과 예측실험 결과결과 분석References실험 배경MOS 커패시터는 이름 그대로 전도판과 반도체판 사이에 절연체가 있는 형태의 구조물이다. 이 capacitor에 전압이 주어지게 되면, 두 가지 경우가 생기게 된다. 전도판에는 아무 상관 없이 항상 전도전자가 이동을 하지만, 반도체

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인