[전자재료실험] MOS Capacitor

실험결과 분석 (2) 오차의 원인 분석 1) 기계의 오작동 또는 샘플 제작 시 실수2) Leakage current(누설 전류) 3) Deep depletion 7. Reference 1. 실험 목적전자재료실험 결과보고서MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정하여 예상 결과와 비교하고 오차 원인을 분석한다.2. 이론적 배경(1) MOS capacitor 구조 설명Capacitor는 쉽게 전기를 일시적으로 저장하는 축전기를 말한다. MOS capacitor의 특징은 산화막에 의해 비롯된다. 산화막은 실리콘 산화막 형태로

전자 빔으로 국소적으로 가열시켜 기화시키면, 그 과정에 의해 나온 Metal vapor가 증착된다. 자세한 원리는 위의 3-4-2)-(5)에 설명이 되어 있으므로 생략한다. 그후 RTA를 통해 500C에서 5분간 열처리를 실시한다. 3 I-V & C-V Measurement⦁ I-VSemiconductor parameter analyzer로 시편의 leakage current를 측정한다. 그리고 MOS capacitor의 I-V 특성을 분석한다.그림7. Semiconductor Parameter Analyzer⦁ C-VImpedance analyzer로 시편의 capacitance를 측정한다. 그리고 MOS capacitor의 C-V 특성을 분

전자재료실험 - 목차 -1. 실험 목적2. 실험 배경3. 실험 이론① Si의 특성② MOS Capacitor③ E-Beam의 구조와 증착원리4. 실험 방법5. 결과 예측6. 결과 분석① C-V 결과 분석② I-V 결과 분석7. 결론8. 참고문헌1. 실험 목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, dielectric material의 두께 및 electrode의 크기를 변수로 두고 C-V와 I-V를 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다. 2. 실험 배경1960년에 벨 연구소의 연구진

감소하게 된다. 이러한 경우를 deep depletion효과라 하며 이 또한 C-V그래프가 이상적 거동을 하지 않는 오차의 원인임을 의심할 수 있을 것이다.6.4 기타이 외에도 샘플을 제작하는 과정에서 불순물로 인한 MOS capacitor의 작동 방해로 MOS capacitor의 기능을 약화시킬 수도 있고, 또한 MOS자체의 결함으로 인한 오차가 발생할 수도 있다. 7. 참고문헌① Ben Streetman, Sanjay Banejea, Solid State Electronic Devices, 6th Edition② Donald A. Neamen, Semiconductor Physics & Devices, 3th edition

전자재료실험 MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향.hwpⅠ. 실험 목적MOS capacitor를 직접 제작해보고, 산화층(SiO2)의 두께(100nm, 200nm, 300nm)를 다르게 함으로서 C-V 그래프와 I-V 그래프를 분석하여 산화층의 두께가 capacitor에 어떤 영향을 미치는지 알아본다.순서 ①. P-type의 Si waferP-type의 Si wafer를 준비한다.순서 ②.② wafer의 반응부산물을 제거하기 위해 Cleaning을 해준다. Cleaning과 초음파 세척기- 아세톤, 에탄올, DI-water(증