[공학] 반도체 공정실험 metal deposition

실험 방법1) Wafer를 건식산화를 해서 원하는 만큼의 산화막을 형성시킨다. (산화공정 -100A, 200A, 300A)2) ZrO₂를 조건에 맞게 ALD(atomic layer deposition) 한다.3) 포토공정① 실리콘 표면처리(HMDS)② PR 코팅- 저속 : 500rpm (5sec)- 고속 : 3500rpm (35sec)③ soft bake(PR curing)- 80℃ 1min (∵ PR(resin + solvent) solvent의 증발 → PR의 고형화)④ 노광공정(UV-exposure) - 8초⑤ 현상(development)⑥ hard bake4) Pt sputter 공정5) C-V 및 I-V 측정4. 결과 및 고찰1) C/V 그래프2) I/V 그래프 1) C-V

/ Prentice-Hall / 2005(2) 이후정교수님 ‘반도체공학개론’ 강의자료 (3) 물리학과 첨단기술-OLED 증착장비의 기초 기술 /노준서, 배경민, 유운종 / 한국물리학회 / 2005년 4월 제14권 4호(4) PVD (E-beam evaporation & Thermal Oxidation)http://www.etafilm.com.tw/PVDThermalEvaporationDeposition.html(5) http://ecee.colorado.edu/~bart/book/book/chapter6/ch63.htm(6) http://terms.naver.com/entry.nhn?cid=200000000&docId=1078055&mobile&categoryId=200000458(7) 반도체 소자의 이해/ 김원찬 저 / 대영사 / 1999년 8월 30일 초판

함께하는 반도체 소자」,민홍식 외 3, 대영사, 2005반도체 공학, Taizo Irie, Saburo Endo, 유순재 역, 북스힐, 2010SOLID STATE ELECTRONIC DEVICE 6th,BenG.StreetmanMicroelectronics Processing Technology – Metal Oxide Semiconductor Capacitor, spring 2004C-V Characterization of MOS capacitors using the model 4200-scs semiconductor characterization system, KEITHLEY Application Note Series, #2896Solid State Electronic Devices. - BEN G. STREETMAN 네이버 백과사전, 위키피디아 백과사전이후정교수님 「반도체공학개론 수업자료」

실험을 하였다. 실험 이론과 실험과정, 실험결과를 통해 MOS capacitor의 두께가 감소하면 Capacitance가 증가하고, 누설전류는 증가하였다. 이것이 의미하는 것은 더 좋은 성능의 MOS capacitor를 제작하기 위해서는 유전율이 큰 산화물재료를 사용해야 한다는 점이고 동시에 사용되는 산화물의 두께는 얇으면서도 누설전류를 잘 억제하는 재료여야 한다는 결론을 내릴 수 있다.8. 참고문헌1) 핵심반도체개론 -장지근 외2) 반도체소자공학 - betty lise anderson외, 서

실험상의 오류, 그리고 E-beam 증착법이 박막의 질이 좋지 못하다는 점을 생각해 보았다. 역방향과 순방향 바이어스를 가했을 시에 C-V 커브의 차이가 발생한 이유로는 Hysteresis 현상으로 해석하였고, SiO2에서 leakage current 가 발생한 이유로 두 물질의 구조적인 차이,증착시의 오류 등으로 결론을 내렸다.5. Reference1 Solid State Electronic Devices - Ben Streetman, Sanjay Banerjee 6th, 2005년 2 전자기학 - popovic zoya, 박동철 외 역3 한국진공학회지 제 10권 제 1호, 2001년4