MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2013.04.11 / 2019.12.24
10페이지 / hwp (아래아한글2002)
1건 (구매금액의 3%지급)
1,200원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-1페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-2페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-3페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-4페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-5페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-6페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-7페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-8페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-9페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-10페이지

추천 연관자료

목차: Ⅰ. 실험 목적
Ⅱ. 시편의 제작
Ⅲ. I-V 그래프 측정
Ⅳ. C-V 그래프 측정
Ⅴ. 결론
Ⅵ. 참고

본문내용: 서 ③.
Si wafer에 Thermal&E-beam Evaporator를 이용해 SiO2를 증착시킨다. 이 때 E-beam을 이용하게 되고 PVD(Physical Vapor Deposition)증착법을 사용하기 때문에 내부는 진공상태를 유지한 채 증착을 시킨다. Thermal&E-beam Evaporator에는 E-beam과 Thermal 방법이 있는데 고융점 재료에 E-beam을 이용하게 된다.
★진공을 뽑아 주는 이유는?
★E-beam evaporator의 원리

★진공을 뽑아 주는 이유는?
매우 깨끗한 공간이 필요할 때 진공을 이용한다. 우리가 작업을 할 때 영향을 받는 것은 기체들의 자유 운동 때문이다. 예로 철이 공기 중에 노출되면, 공기 중의 기체와 반응해서 녹이 슬게 된다. 그러나 이 현상은 진공에서는 발생하지 않는다. 또 다른 예로는 텔레비전이 있다. 만일, TV 튜브에서 기체가 제거되지 않는다면 전자들이 스크린에 도착하지 못하게 방해를 받게 되어, TV의 영상이 나타나지 않게 된다.
기체
부피중의 함유율(%)
Nitrogen
78.08
Oxygen
20.95
Argon
0,93
Carbon Dioxide
0.03
Neon
0.0018
Helium
0.0005
Krypton
0.0001
Hydrogen
0.00005
Xenon
0.0000087
[표 1 공기의 구성성분 및 부피 비]

위 표는 우리가 제거해야할 오염원들이다. 대기는 기체의 혼합물이다. 대기의 99%이상이 질소와 산소이고, 다른 모든 기체들은 1%미만이다. 수증기는 대기의 압력이나 온도에 따라 변화하므로 표시하지 않았다. 수증기는 0.6%에서 6%까지 변화하며 진공오염의 가장 큰 원인중의 하나이다.
기상증착법 (Vapor Deposition)들은 크게 두 가지로 분류가 되는데 하나는 PVD(Physical Vapor Deposition)이고 다른 하나는 CVD(Chemical Vapor Deposition)이다. 공정상의 뚜렷한 차이점은 CVD는 수십 ~ 수백 torr 내지는 상압의 환경에서도 충분히 가능하지만 PVD는 진공 환경을 요구한다는 것이다. PVD는 기판위에 증착재료를 물리적 mechanism에 의해 증착시키는 방법을 일컫는다. 18족 안정원소를 여기 시킴에 따라 생성되는 양성자의 충돌에너지로서 target이라고 불리는 코팅할 층을 떼어내서 기판(substrate)에 증착을 시키는 것이다. 다시 말하면 양성자의 충돌에너지로서 타겟의 결함을 떼어주고 이를 작용, 반작용의 힘으로 기판에 증착시키는 것이다. 때문에PVD는 진공을 요구한다. 즉 중간에 다른 기체 분자들과 부딪혀서 기판에 닿지 못하거나 중간에 열을 잃어버려서 고체로 변해버리는 문제를 막기 위해 진공 환경을 요구하는 것이다.

★E-beam evaporator의 원리
E-beam evaporator는 각종 금속(Au, Al, Ti, Cr, 등)과 유전체(SiO2)의 박막을 기판 위에 증착할 수 있는 장비로써, 반도체 공정 및 MEMS 공정에 필요한 전극 제작에 주로 사용되며, 이외에도 다양한 용도에 응용될 수 있다. 박막 증착시 박막 두께 측정 센서를 통해 박막의 두께를 확인하며 공정을 진행할 수 있다. 2cm*2cm의 조각 웨이퍼에서부터 4" 웨이퍼까지 가능하다.

<그림 3> E-Beam

Electron beam source인 hot filament에 전류를 공급하여 나오는 전자 beam을 전자석에 의한 자기장으로 유도하여, 증착재료에 위치시키면 집중적인 전자의 충돌로 증착재료가 가열되어 증발한다. 이것의 특징으로는 전자선의 집속에 의해 국부적인 고온을 얻을 수 있어 고순도의 박막형성이 가능하고, 고융점 금속을 포함한 모든 재료에 적용할 수 있다. 또한 증착속도가 빠르며 multiple deposition이 가능하다. 그러나, 단점으로는 E-beam이 금속과 부딪히면서 X-ray가 발생되어 기판을 손상시킬 수 있다.
이번 실험에 빗대어 설명을 하면 실리콘 Wafer를 E-beam evaporator 내부 상단의 chamber에 장착을 하고 도가니에 증착하고 싶은 물질, 예를 들어 powder를 올린다. 이때 물질의 상태는 solid상태여야 한다. 내부를 진공으로 만들어 준 뒤 E-beam gun을 물질에 쏘아서 증발시켜 실리콘 wafer에 증착을 시키는 것이 원리가 된다.

참고문헌: - 고체전자공학 6판 '벤 스트리트만'
- 이후정교수님‘반도체공학개론’강의자료
* 진공
- http://blog.naver.com/ps_999?Redirect=Log&logNo=90031481433
- http://blog.naver.com/lastscene00?Redirect=Log&logNo=60117700677
* E-BEAM
- http://www.docstoc.com/docs/21091153/E-beam-Evaporator-Manual
* NiCr과 Au
- Electronic materials and processes handbook (공)저: Charles A. Harper p.8.66
- Processing of wide band gap semiconductors (공)저: S. J. Pearton
- SiC Materials and Devices. Volume 1 Selected Topics in Electronics and Systems ; V. 40
by Shur, Michael. Rumyantsev, Sergey L. Levinshtein, M. E.
- Thin film technology handbook (공)저: Aicha Elshabini-Riad,Fred D. Barlow chapter5 p.8-9
* Deep depletion
- Comprehensive study on the deep depletion capacitance-voltage behavior for metal-oxide-semiconductor capacitor with ultrathin oxides, Cheng, Jen-Yuan; Huang, Chiao-Ti; Hwu, Jenn–Gwo, Journal of Applied Physics ,Oct2009 Volume 106 Issue 7 Pages

자료평가

내용 괜찮고 쓸만합니다.
007ho***
(2014.10.02 13:03:12)

회원 추천자료

[재료실험] 산화층 두께에 따른 MOS Capacitor의 I-V, C-V 그래프 변화

university press. (1ed), 2006. 252p-279p6S.M.Sze ; Kwok K. Ng, physics of semiconductor devices (3ed), 2007. wiley, 228p7Wolfe, D.; J. Singh . Surface and Coatings Technology. 2000. 124. pp. 142–1538「Nanocad와 함께하는 반도체 소자」,민홍식 외 3, 대영사, 20059반도체 공학, Taizo Irie, Saburo Endo, 유순재 역, 북스힐, 201010SOLID STATE ELECTRONIC DEVICE 6th,BenG.Streetman11Microelectronics Processing Technology – Metal Oxide Semiconductor Capacitor, spring 200412Solid State Electronic Devices. - BEN G. STREETMAN 31THANK YOU32189

반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성

- Contents -1. 실험목적 (Purpose)2. 실험변수 (Variables)3. 이론배경 (Theories)4. 실험방법 (method)5. 실험결과 및 고찰 (result & dicussion)6. 결론(conclusion)1. 실험목적 (Purpose)MOSFET Structure을 가진 MOS Capacitor를 제작하여 그 제작 공정 과정을 알고 MOS Capacitor의 구동 원리를 이해하며 Oxide층(SiO₂) 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화를 분석해본다.2. 실험변수 (Variables)산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프의 변화를 보기위하여 변수를 3가지 SiO

[전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석

< 목 차 >1. 실험 목적 2. 실험 배경3. 실험 이론3-1 MOS Capacitor3-2 Oxide 증착법4. 결과 예측4-1 금속 종류에 따른 C-V, I-V 특성4-2 전극 크기에 따른 C-V, I-V 특성5. 실험 장비 및 방법5-1 실험 장비5-2 실험 방법6. 실험 결과6-1 C-V6-2 I-V7. 결론8. 참고 문헌1. 실험 목적MOS capacitor의 Silicon층 위의 Oxide층을 직접 제작하면서 그 공정을 이해하고, Metal의 종류(Au&Ti)와 전극크기를 변수로 두고 C-V특성과 I-V 특성을 측정하여 각각의 변수가 어떤 영향을 미치는지에

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

목차1. 실험 목적 2. 실험 이론3.1. MOS Capacitor 3. 실험 순서4. 예상 결과4.1. C-V 특성4.2. I-V 특성5. 결과 분석5.1. C-V 그래프 분석5.2. I-V 그래프 분석6. 오차 원인7. 참고문헌1. 실험 목적이 실험의 목적은 MOS Capacitor SiO 2 층의 두께가 Capacitor에 미치는 영향을 I-V, C-V 그래프를 통해 알아보는 것이다. 전극크기는 1mm 로 고정하며, 두께의 변수는 5nm, 10nm, 15nm으로 한다.2. 실험 이론2.1. MOS Capacitor그림 1 MOS capacitor 구조 MOS Capacitor란 실리콘 층과 금속판

E-Beam 증착법을 이용한 MOS Capacitor 제작 및 성능 평가

1. 실험목적2. 이론 배경 지식3. 실험순서4. 예상결과5. 결과 및 분석6. 결론7. 참고문헌실험목적MOS 소자를 만드는 과정을 이해한다. Metal 종류, oxide 종류, 증착방법에 따른 MOS의 특성을 파악한다. 본 실험에서는 Oxide의 두께에 따른 C-V, I-V 특성을 평가한다.이론 배경 지식MOS의 이해MOS Capacitor의 구조그림 1. MOS capacitor의 구조MOS capacitor는 metal, oxide, semiconductor로 구성된 capacitor이다. 이것은 일반적인 capacitor의 한쪽 도체 판을 반도체인 p-type 또는 n-type

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인