[전자재료실험] MOS capacitor

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2012.03.05 / 2019.12.24
  • 9페이지 / fileicon hwp (아래아한글2002)
  • est1est2est3est4est5 1(구매금액의 3%지급)
  • 1,400원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
목차
Ⅰ. 실험 목적
Ⅱ. 시편의 제작
Ⅲ. I-V 그래프 측정
1. 두께에 따른 의 I-V graph
Ⅳ. C-V 그래프 측정
1. SiO2의 C-V graph
Ⅴ. 결론

Ⅵ. 참고

본문내용
순서 ④.
P-type의 Si wafer에 SiO2에 Thermal&E-beam Evaporator를 이용하여 metal을 증착 시킨다. 이때 Shadow mask 장착 한 후 공정을 실시하고 이 경우에는 Thermal방법을 이용한다. Thermal방법은 용융점이 높은 텅스텐 판 위에 증착시키고 싶은 물질을 올려놓고 전기를 흘려준다. 흐른 전기 때문에 온도가 올라가다가 녹는점 이상에서부터 물질이 증발하기 시작한다. Metal(NiCr과 Au)의 증착 순서는 먼저 NiCr를 증착시키고 난 후, Au를 증착시킨다.
★NiCr 먼저 쌓고 다음에 Au쌓는 이유

★NiCr 먼저 쌓고 다음에 Au쌓는 이유
Nichrome은 가장 흔한 저항물질이다. 때문에 패시베이션(반도체 칩의 겉에 실리콘 산화막 등의 보호막을 입히는 일)로 사용된다. Ni/Cr(80/20wt%)는 Si기판과 낮은 저항의 ohmic contact을 형성하는 contact layer로 사용되어 왔다. 하지만 NiCr은 훌륭한 안정성과 TCR 특성을 갖고 있음에도 불구하고, NiCr은 습기에 대한 부식을 느끼기 쉽다. Gold층과 Si층은 접착성이 떨어지지만 gold층은 얇은(약 50nm) NiCr층과의 접착성이 상대적으로 우수하다. 반도체공정 중에는 다양한 anneal과정이 있게 되는데, 논문에 의하면 이 Au/NiCr/SiC 조성의 contact의 경우 300°C에서 2500시간 동안 anneal과정을 거치더라도 metal층인 gold와 contact층인 Nichrome 층간에 diffusion이 일어나지 않고 안정해 diffusion barrier가 요구되지 않는다. 또한, NiCr을 contact layer로 사용할 경우 Si층과 Au층을 direct wire bonding을 하였을 때의 속도에 거의 100% 근접하는 특성을 보인다. 이러한 contact 특성은 Auger electron spectroscopy, Rutherford back scattering spectroscopy, and transmission electron microscopy 등 을 통해 확인 할 수 있다. SiO2와 NiCr은 Ni 필름을 950도에서 어닐링 함으로써 일반적으로 Ni2Si접촉을 형성한다. 그러므로 더욱이 cap 층의 (Au,Pt) 약한 흡착으로써 장비 결합 적용에 대한 실용적인 문제를 이끌면서 중간 확산 barrier층은 cap층과 접촉부분 사이 확산을 예방하기 위하여 필요해진다. Au가 전도물질로 사용될 때, Au와 저항의 사이의 barrier 물질이 필요해진다. gold이 직접적으로 니크롬에 증착될 때, Cr은 Au를 통하여 wire bonding과 eutectic die bonding을 방해하는 표면으로 확산되는 경향이 있다. 이런 문제를 해결하기 위해서, 얇은 순수의 Ni층이 니크롬에 대하여 증착된다. 게다가, Ni는 표면의 응고성을 상당히 향상 시킨다.

참고문헌
- 고체전자공학 6판 '벤 스트리트만'
- 이후정교수님‘반도체공학개론’강의자료
* 진공
- http://blog.naver.com/ps_999?Redirect=Log&logNo=90031481433
- http://blog.naver.com/lastscene00?Redirect=Log&logNo=60117700677
* E-BEAM
- http://www.docstoc.com/docs/21091153/E-beam-Evaporator-Manual
* NiCr과 Au
- Electronic materials and processes handbook (공)저: Charles A. Harper p.8.66
- Processing of wide band gap semiconductors (공)저: S. J. Pearton
- SiC Materials and Devices. Volume 1 Selected Topics in Electronics and Systems ; V. 40
by Shur, Michael. Rumyantsev, Sergey L. Levinshtein, M. E.
- Thin film technology handbook (공)저: Aicha Elshabini-Riad,Fred D. Barlow chapter5 p.8-9
* Deep depletion
- Comprehensive study on the deep depletion capacitance-voltage behavior for metal-oxide-semiconductor capacitor with ultrathin oxides, Cheng, Jen-Yuan; Huang, Chiao-Ti; Hwu, Jenn–Gwo, Journal of Applied Physics ,Oct2009 Volume 106 Issue 7 Pages
자료평가
  • 자료평가0자료평가0자료평가0자료평가0자료평가0
  • 내용 괜찮고 쓸만합니다.
  • 007ho***
    (2014.10.02 13:02:55)
회원 추천자료
  • [전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석
  • 전자공학에서 주도적인 역할을 차지하게 되었다. 현재는 Ge oxide의 불안정한 상태 때문에 Ge보다는 Si 사용한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 반도체산업의 중심에 서있다. 이러한 MOSFET의 바탕이 되는 MOS를 이용한 capacitor 즉 MOS capacitor는 유전체로써 oxide를 사용하였기 때문에 붙여진 이름이며 이번 실험에서 제작할 소자이다. 전기신호의 증폭과 스위칭을 가능하게 한 Transistor의 기능에 가장 근본적인 원리를 설명하여 줄 수 있는 것이 MOS cap

  • [전자재료실험] MOS capacitor
  • 실험결과 분석 (2) 오차의 원인 분석 1) 기계의 오작동 또는 샘플 제작 시 실수2) Leakage current(누설 전류) 3) Deep depletion 7. Reference 1. 실험 목적전자재료실험 결과보고서MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정하여 예상 결과와 비교하고 오차 원인을 분석한다.2. 이론적 배경(1) MOS capacitor 구조 설명Capacitor는 쉽게 전기를 일시적으로 저장하는 축전기를 말한다. MOS capacitor의 특징은 산화막에 의해 비롯된다. 산화막은 실리콘 산화막 형태로

  • [전자재료실험설계] MOS Capacitor 계획서
  • 전자 빔으로 국소적으로 가열시켜 기화시키면, 그 과정에 의해 나온 Metal vapor가 증착된다. 자세한 원리는 위의 3-4-2)-(5)에 설명이 되어 있으므로 생략한다. 그후 RTA를 통해 500C에서 5분간 열처리를 실시한다. 3 I-V & C-V Measurement⦁ I-VSemiconductor parameter analyzer로 시편의 leakage current를 측정한다. 그리고 MOS capacitor의 I-V 특성을 분석한다.그림7. Semiconductor Parameter Analyzer⦁ C-VImpedance analyzer로 시편의 capacitance를 측정한다. 그리고 MOS capacitor의 C-V 특성을 분

  • [전자재료실험] MOS capacitor 제작
  • 전자재료실험 - 목차 -1. 실험 목적2. 실험 배경3. 실험 이론① Si의 특성② MOS Capacitor③ E-Beam의 구조와 증착원리4. 실험 방법5. 결과 예측6. 결과 분석① C-V 결과 분석② I-V 결과 분석7. 결론8. 참고문헌1. 실험 목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, dielectric material의 두께 및 electrode의 크기를 변수로 두고 C-V와 I-V를 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다. 2. 실험 배경1960년에 벨 연구소의 연구진

  • [전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서
  • 감소하게 된다. 이러한 경우를 deep depletion효과라 하며 이 또한 C-V그래프가 이상적 거동을 하지 않는 오차의 원인임을 의심할 수 있을 것이다.6.4 기타이 외에도 샘플을 제작하는 과정에서 불순물로 인한 MOS capacitor의 작동 방해로 MOS capacitor의 기능을 약화시킬 수도 있고, 또한 MOS자체의 결함으로 인한 오차가 발생할 수도 있다. 7. 참고문헌① Ben Streetman, Sanjay Banejea, Solid State Electronic Devices, 6th Edition② Donald A. Neamen, Semiconductor Physics & Devices, 3th edition

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.