[전자재료실험] MOS capacitor의 C-V 실험

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2012.03.19 / 2019.12.24
11페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
1,200원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: - 목 차 -

1. 실험 목적

2. 이론적 배경
(1) MOS capacitor의 구조 설명
(2) MOS capacitor의 C-V특성
1) Accumulation상태에서의 MOS capacitor
2) Depletion상태에서의 MOS capacitor
3) Inversion상태에서의 MOS capacitor

3.실험 방법
4. 예상 결과

5. 실험 결과
(1) 산화물의 두께 별 C-V그래프의 변화
1) 두께에 따른 이론상의 C-V그래프의 경향
2) 10Hz에서의 두께에 따른 C-V그래프의 경향
3) 1kHz에서의 두께에 따른 C-V그래프의 경향
4) 1MHz에서의 두께에 따른 C-V그래프의 경향
(2) AC전압의 frequency 별 C-V그래프의 변화
(3) 두께별 I-V 그래프의 변화

6. 결론
(1) 실험결과 분석
(2) 오차의 원인 분석
1) 기계의 오작동 또는 샘플 제작 시 실수
2) Leakage current(누설 전류)
3) Deep depletion

7. Reference

본문내용: C-V그래프의 예상되는 결과를 살펴보기 위해 capacitance를 구하는 식을 살펴보면 다음과 같다.
(k=유전상수, A= 도체판의 단면적, d=절연체의 두께)
Capacitor의 내부를 살펴보면 대전된 도체판에 의해 두 도체판사이의 절연체에 전하가 유도된다. 이 유도된 전하는 절연체의 유전율(permitivity)를 결정하며 모든 절연체는 서로 다른 유전율을 가진다. 측정 면에서 현실적으로 더 많이 쓰이는 값은 k라고 불리는 유전상수(dielectric constant)로, 이 값은 진공의 유전율에 대한 절연체의 유전율의 비(ratio)이다. 그러므로 진공의 경우에는 k=1이고, 모든 물질의 유전 상수는 1보다 큰 값을 갖는다. 유전상수가 크면 클수록 더 큰 capacitance를 얻을 수 있다.
위의 식에서 보는바와 같이 capacitance는 capacitor의 두께(d)가 얇아질수록 커진다. 그러므로 두께가 얇아질수록 capacitance의 크기는 커질 것으로 예상하였다.
I-V 그래프에서는 누설 전류(Leakage current)를 측정 할 수 있는데, 이 누설 전류는 산화막의 두께에 따라 다르다. 산화막의 두께가 얇아짐에 따라 누설 전류가 증가하는데, 산화막이 얇아지게 되면 터널효과가 나타나게 된다. 산화막의 두께가 점점 얇아질수록 터널링이 더 잘 일어나기 때문에 누설 전류는 기하급수적으로 증가한다. 누설 전류가 최대 허용치를 넘어서게 되면 소자의 기능을 상실하게 되는데 이때의 전류를 최대 허용 누설 전류라고 한다.
I-V 그래프는 그림 3과 같은 모양을 나타낼 것으로 보이는데 산화막의 두께가 얇아질수록 누설 전류의 양은 더 많아 질 것으로 예상된다.

참고문헌: 7. Reference
[1] http://phys.kookmin.ac.kr/~xray/xrd/xrd.html
[2] http://ko.wikipedia.org/wiki/%EC%45%89%DF%B9%HS
[3] http://100.naver.com/100.nhn?docid=111078
[4] http://ko.wikipedia.org/wiki/%EC%97%90%EC%B9%AD
[6] http://kin.naver.com/open100/detail.nhn?d1id=11&dirId=1114&docId=368150
[7] http://daihanscience.koreasme.com/viewproduct_1011_k.html
[8] Fundamentals of Materials Science and Engineering, William D. callister. Jr & G. Rethwisch
[9] http://www.jsmyung.com/Library/ElectronicsCapacitor.pdf
[10] http://blog.naver.com/kiwoo81
[11] http://www.scienceall.com
[12] http://hyunam.hanbat.ac.kr/~tnuteed
[13] http://160.97.10.132/comson
[14] http://www-mtl.mit.edu/researchgroups/hackman/6152J/SP_2004/supplementals/sp_2005_6_152J_ST04_MOSCap.pdf
[15] palgong.knu.ac.kr/~necst/.../pds_74_Mos(Introduction).pdf
[16] 반도체소자 공정기술, 청문각, 최성재 역, 2006
[17] 기초전자공학, 대웅, 권갑현 외 6인 공역, 2000
[18] CMOS VLSI 공학, 신성, 정강민, 2000
[19] CMOS 집적회로설계, 청문각, 대한 전자 공학회, 2004
[20] Solid State Electronic Devices 6th Edition, prentice-Hall, Ben Streetman · Sanjay Banerjee, 2005

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

[전자재료실험] MOS Capacitor의 C-V와 I-V 측정

MOS샘플이 전기가 흐를 수 있도록 실리콘 기판의 밑면에 Au를 증착한다.5) C-V, I-V를 측정 후 분석한다.Ⅴ. 예상되는 결과1)C-V그래프Capacitance를 구하는 식은 다음과 같다.C=k A over d (k=유전상수, A= 도체판의 단면적, d=절연체의 두께)capacitor의 내부를 살펴보면 대전된 도체판에 의해 두 도체판사이의 절연체에 전하가 유도된다. 이 유도된 전하는 절연체의 유전율(permitivity)를 결정하며 모든 절연체는 서로 다른 유전율을 가진다. 측정 면에서 현실적으

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

MOS capacitor C-V, I-V 특성 측정전자재료과학 실험목차4.1 I-V예상결과3.2 C-V실험결과분석4.2 I-V실험결과분석3.1 C-V예상결과2. 실험이론4. 산화층 두께에 따른 MOS 커패시터의 I-V특성 측정3. 산화층 두께에 따른 MOS 커패시터의 C-V특성 측정1. 실험목적5. 참고자료1. 실험목표실험 목표MOS Capacitor SiO2층의 두께가 Capacitor에 미치는 영향을 I-V, C-V 그래프를 통해 알아본다. 실험 변수전극크기 - 1mm 로 고정 SiO2 두께 - 5nm / 10nm / 15nm2.실험이론Metal 과 Semicondu

[전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험

MOS CapacitorSiO2 두께와 전극 종류에 따른 차이실험 목적(Purpose)0102이론(Theory)03실험 방법(Procedure)04CONTENTS실험 결과 예측05실험 결과 & 결과 분석06Q & AMOSCAPACITORMOS Capacitor실험 목적>>실험 이론C-V 그래프와 I-V 그래프를 분석하여 산화층의 두께와 전극의 종류가 Capacitor에 어떤 영향을 미치는지 알아본다.실험 방법결과 분석Purpose목적 이론 실험방법 결과예측 결과분석 결과 예측MOS CapacitorTheoryVG < VFB Accumulation VFB < VG < VTDepletion VT < VG In

[전자재료실험] MOS Capacitor

실험 목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, dielectric material의 두께 및 electrode의 크기를 변수로 두고 C-V와 I-V를 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다. 2. 실험 배경1960년에 벨 연구소의 연구진은 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)을 발명했다. 이는 이전 트랜지스터에 비해 저렴한 생산비와 기술적 이점을 가졌으며 성능 또한 우수해 전자공학에서 주도적인 역할을 차지하게 되었다. 오늘날

[전자재료실험] MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

전자재료실험 MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향.hwpⅠ. 실험 목적MOS capacitor를 직접 제작해보고, 산화층(SiO2)의 두께(100nm, 200nm, 300nm)를 다르게 함으로서 C-V 그래프와 I-V 그래프를 분석하여 산화층의 두께가 capacitor에 어떤 영향을 미치는지 알아본다.순서 ①. P-type의 Si waferP-type의 Si wafer를 준비한다.순서 ②.② wafer의 반응부산물을 제거하기 위해 Cleaning을 해준다. Cleaning과 초음파 세척기- 아세톤, 에탄올, DI-water(증

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인