[전자재료실험] MOS Capacitor의 C-V와 I-V 측정

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2012.03.19 / 2019.12.24
  • 9페이지 / fileicon hwp (아래아한글2002)
  • 평가한 분이 없습니다. (구매금액의 3%지급)
  • 700원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
목차
- 목 차 -

Ⅰ.실험목적

Ⅱ.실험배경

Ⅲ.실험이론
1. Capacitor
2. MOSFET
3. 공정법
3.1 Photolithography
3.2 Deposition

Ⅳ.실험계획

Ⅴ.예상결과

Ⅵ.참고문헌


본문내용
위의 두 식을 살펴보면 Gate voltage가 상승하게 되면 처음 slope가 상승하게 되고 따라서 saturation voltage도 상승하게 된다. 또한 여기서 Cox는 εox/xox이므로 oxide층의 두께가 두꺼워질수록 앞서본 Vth에 대한 식에 따라 Vth가 커져 ID-VG그래프가 우측으로 shift하게 되고, 그래프의 slope역시 Cox가 작아짐에 따라 줄어들게 된다. IDsat식에서 또한 Cox가 작아지고 제곱값 또한 작아서 IDsat은 작아지게 된다.




3. 공정법
3.1 Photolithography
PR(Photoresist)는 액체상태에서 빛에 민감한 재료이다.

<Fig.6> PR 그림

<Fig.7> Spinner 장치


Spinner라는 회전을 하는 장치 위에 웨이퍼를 올려놓고 웨이퍼위에 PR을 떨어뜨리는데 위에 약 2~200Å의 두께로 층을 형성하기 위해서는 약 3000rpm의 속도로 회전시키면서 떨어뜨린다.
광막증착에는 Positive와 Negative방식 등이 있는데 Negative Resist는 노출되지 않은 부분만 남겨놓고 PR을 제거하는 방법으로서 약 2.0Å정도의 소자를 만들 때만 사용한다.

참고문헌
Ⅵ. Reference
MOSFET 이론
-http://info.tuwien.ac.at/theochem/si-srtio3_interface/si-srtio3.html
-http://www.semipark.co.kr/semidoc/basic/mosfet.asp?tm=1&tms=8
E-beam
-http://www.yoosung-vacuum.co.kr/kr/product/02.htm
결과예측
-http://119.31.244.56:8888/ip/detailMetaFile.do?identifier=05-000-081119-000018&fileno=1

자료평가
    아직 평가한 내용이 없습니다.
회원 추천자료
  • [전자재료실험] MOS Capacitor
  • 실험 목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, dielectric material의 두께 및 electrode의 크기를 변수로 두고 C-V와 I-V를 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다. 2. 실험 배경1960년에 벨 연구소의 연구진은 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)을 발명했다. 이는 이전 트랜지스터에 비해 저렴한 생산비와 기술적 이점을 가졌으며 성능 또한 우수해 전자공학에서 주도적인 역할을 차지하게 되었다. 오늘날

  • [전자재료실험] MOS capacitor 에서 Oxide층(SiNx)두께에 따른 I-V C-V curve 양상
  • 목 차실험 배경실험 목적실험 장비시편 제작에 사용한 장비PECVDThermal evaporator측정에 사용한 장비Probe station실험 과정시편 제작측정결과 예측I-V curve 결과 예측C-V curve 결과 예측실험 결과결과 분석References실험 배경MOS 커패시터는 이름 그대로 전도판과 반도체판 사이에 절연체가 있는 형태의 구조물이다. 이 capacitor에 전압이 주어지게 되면, 두 가지 경우가 생기게 된다. 전도판에는 아무 상관 없이 항상 전도전자가 이동을 하지만, 반도체

  • [반도체공정실험] MOS capacitor 직접 제작, 공정
  • 1. 실험목적2. 실험이론① MOS capacitor② 증착방법의 원리와 종류(a) 증착 방식(b) 증착 방법(c) Photolithograhy3. 실험과정 4. 변수 및 결과① 실험 변수② 실험 결과5. 결과분석① 1조 결과분석② 1조, 2조 결과 비교분석③ 1조, 3조 결과 비교분석6. 결론7. 참고문헌1. 실험목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, Metal층과 Oxide층, 공정과정의 종류를 변수로 놓고, 각 device별로 C-V와 I-V를 측정하여 각각의 변수가 Capacitance와 Current에 어떤

  • [전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석
  • < 목 차 >1. 실험 목적 2. 실험 배경3. 실험 이론3-1 MOS Capacitor3-2 Oxide 증착법4. 결과 예측4-1 금속 종류에 따른 C-V, I-V 특성4-2 전극 크기에 따른 C-V, I-V 특성5. 실험 장비 및 방법5-1 실험 장비5-2 실험 방법6. 실험 결과6-1 C-V6-2 I-V7. 결론8. 참고 문헌1. 실험 목적MOS capacitor의 Silicon층 위의 Oxide층을 직접 제작하면서 그 공정을 이해하고, Metal의 종류(Au&Ti)와 전극크기를 변수로 두고 C-V특성과 I-V 특성을 측정하여 각각의 변수가 어떤 영향을 미치는지에

  • [전자재료실험] MOS Capacitor 열처리 시간에 따른 C-V I-V 특성 분석
  • 전자재료실험결과보고서열처리 시간에 따른 C-V I-V 특성 분석* SiO2 300nm, 열처리 시간 - 0분 5분 10분 Advanced Material Science & Engineering1. 실험목적MOS Capacitor를 직접 제작하며 공정을 이해하고, Dielectric 재료와 열처리 시간 변수에 따른 MOS Capacitor의 특성 및 구동원리를 이해한다.2. 실험배경인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.