전자재료 실험 -Mos capcitor

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2012.03.05 / 2019.12.24
9페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
1,100원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: 목 차

1. 실험 과정

1.1 열증착
1.2 측정
1.3 각 조의 변수

2. 실험 결과

2.1 I-V 결과
2.2 C-V 결과

3. 오차 및 원인

3.1 오차
3.2 오차 원인

4. 토의 및 결론

5. References

본문내용: ① SiO2 두께에 따른 변화 (1, 2, 3조)
MOS 구조에 전압을 주고 전류를 측정을 하는 실험을 하게 되면 우리가 예상할 수 있는 것은 간단하다. 그것은 바로 중간에 있는 유전체의 존재로 인해 전류가 통하지 않을 것이라는 사실이다. 하지만 유전체의 존재에도 불구하고, leakage current나 절연파괴현상이 존재하기 때문에 완전히 전류가 흐르지 않을 것이라고는 예상하지는 않는다. 또, 실험 방법상 유전체를 포함한 시편 제작에 사용된 모든 장비, 분위기, 또는 재료가 같게 제작이 되었으며 변수는 바로 유전체 두께의 변화와 전극의 크기만 있기 때문에, leakage current나 절연파괴전압이 두께와 전극의 크기에 따라 변한다고 생각할 수 있다. 우리가 예측하는 결과로는, 0 voltage일 경우엔 당연히 leakage current도 0이며, 그 후로 전압을 점점 크게 주게 되면서 그에 따라 leakage current의 양도 점점 많아지게 되고 그 후에 절연파괴전압보다 커지게 되면 절연파괴가 일어나면서 current가 급격하게 높아지게 될 것으로 예상을 했다. 여기서 절연체의 두께가 굵어짐에 따라 절연파괴전압이 더 커질 것이고, 그에 따라 leakage current를 허용하는 범위도 넓어질 것으로 예상이 된다. 그래프를 예상 했을 때 전압을 점점 크게 주게 되면 급격하게 전류가 통하고 다시 천천히 오르다가 절연파괴전압 지점에서부터는 거의 무한대로 올라갈 것으로 예상을 했었다.
현재 그래프를 보면 5nm, 10nm는 어느 정도까지 절연체로서의 역할을 잘 수행하고 있다고 할 수 있다. 절연체의 표면에 전하들이 쌓이고 있음을 알 수 있다. 어느 정도를 넘어서게 되면서 Voltage를 높여주면 줄수록 전류가 많이 흐른다. 이때는 절연체로서의 기능을 상실하게 됨을 알 수 있다. 이를 유전파괴라 한다. 따라서 산화층의 두께가 얇을수록 기울기가 전압이 증가함에 따라 기울기가 커져야 한다. 그리고 산화층의 두께가 얇을수록 터널 링이 잘 일어나서 유전파괴가 더 잘 일어난다. 하지만 그래프에서 보면 15nm는 5nm, 10nm와는 다르게 이러지게 되었다. 이를 통해 15nm의 capacitor는 실험도중 어디선가 문제가 발생했음을 알 수 있다

② 전극크기에 따른 변화(4, 5조)

참고문헌: 5. References
①「Nanocad와 함께하는 반도체 소자」,민홍식 외 3, 대영사, 2005
② 반도체 공학, Taizo Irie, Saburo Endo, 유순재 역, 북스힐, 2010
③ SOLID STATE ELECTRONIC DEVICE 6th,BenG.Streetman
④ Microelectronics Processing Technology – Metal Oxide Semiconductor Capacitor, spring 2004
⑤ C-V Characterization of MOS capacitors using the model 4200-scs semiconductor
⑥ characterization system, KEITHLEY Application Note Series, #2896
⑦ Solid State Electronic Devices. - BEN G. STREETMAN
⑧ 네이버 백과사전, 위키피디아 백과사전
⑨ 이후정교수님 「반도체공학개론 수업자료」

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

[전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석

전자공학에서 주도적인 역할을 차지하게 되었다. 현재는 Ge oxide의 불안정한 상태 때문에 Ge보다는 Si 사용한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 반도체산업의 중심에 서있다. 이러한 MOSFET의 바탕이 되는 MOS를 이용한 capacitor 즉 MOS capacitor는 유전체로써 oxide를 사용하였기 때문에 붙여진 이름이며 이번 실험에서 제작할 소자이다. 전기신호의 증폭과 스위칭을 가능하게 한 Transistor의 기능에 가장 근본적인 원리를 설명하여 줄 수 있는 것이 MOS cap

[전자재료실험설계] MOS Capacitor 계획서

전자 빔으로 국소적으로 가열시켜 기화시키면, 그 과정에 의해 나온 Metal vapor가 증착된다. 자세한 원리는 위의 3-4-2)-(5)에 설명이 되어 있으므로 생략한다. 그후 RTA를 통해 500C에서 5분간 열처리를 실시한다. 3 I-V & C-V Measurement⦁ I-VSemiconductor parameter analyzer로 시편의 leakage current를 측정한다. 그리고 MOS capacitor의 I-V 특성을 분석한다.그림7. Semiconductor Parameter Analyzer⦁ C-VImpedance analyzer로 시편의 capacitance를 측정한다. 그리고 MOS capacitor의 C-V 특성을 분

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

감소하게 된다. 이러한 경우를 deep depletion효과라 하며 이 또한 C-V그래프가 이상적 거동을 하지 않는 오차의 원인임을 의심할 수 있을 것이다.6.4 기타이 외에도 샘플을 제작하는 과정에서 불순물로 인한 MOS capacitor의 작동 방해로 MOS capacitor의 기능을 약화시킬 수도 있고, 또한 MOS자체의 결함으로 인한 오차가 발생할 수도 있다. 7. 참고문헌① Ben Streetman, Sanjay Banejea, Solid State Electronic Devices, 6th Edition② Donald A. Neamen, Semiconductor Physics & Devices, 3th edition

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

MOS capacitor C-V, I-V 특성 측정전자재료과학 실험목차4.1 I-V예상결과3.2 C-V실험결과분석4.2 I-V실험결과분석3.1 C-V예상결과2. 실험이론4. 산화층 두께에 따른 MOS 커패시터의 I-V특성 측정3. 산화층 두께에 따른 MOS 커패시터의 C-V특성 측정1. 실험목적5. 참고자료1. 실험목표실험 목표MOS Capacitor SiO2층의 두께가 Capacitor에 미치는 영향을 I-V, C-V 그래프를 통해 알아본다. 실험 변수전극크기 - 1mm 로 고정 SiO2 두께 - 5nm / 10nm / 15nm2.실험이론Metal 과 Semicondu

[전자재료실험] MOS capacitor

실험결과 분석 (2) 오차의 원인 분석 1) 기계의 오작동 또는 샘플 제작 시 실수2) Leakage current(누설 전류) 3) Deep depletion 7. Reference 1. 실험 목적전자재료실험 결과보고서MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정하여 예상 결과와 비교하고 오차 원인을 분석한다.2. 이론적 배경(1) MOS capacitor 구조 설명Capacitor는 쉽게 전기를 일시적으로 저장하는 축전기를 말한다. MOS capacitor의 특징은 산화막에 의해 비롯된다. 산화막은 실리콘 산화막 형태로

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인