반도체공정 실험 - Photo Lithography

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2015.02.23 / 2015.02.23
  • 3페이지 / fileicon docx (MS워드 2007이상)
  • 평가한 분이 없습니다. (구매금액의 3%지급)
  • 800원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
하고 싶은 말
열심히 작성하고 좋은 평을 받은 리포트 입니다.
본문내용
실험: Photo Lithography

1. 실험 목적
MOS CAP을 제작하는 전체의 공정에서 ‘Wafer cleaning & Oxidation’ 공정을 실시한 후
Si기판 위에 패턴을 형성하는 공정인 ‘Photo lithography’를 실시하며 FE-SEM을 이용하여 PR inspection을 측정한다. 이번 실험에서 PR두께는 1~2micro meter로, Developing time은 90sec로 고정하며 Exposure time을 2, 5 10sec로 변화를 주어 노광 시간을 조정함에 따라 PR공정 결과에 어떤 영향을 주는지 확인하고자 한다.
자료평가
    아직 평가한 내용이 없습니다.
회원 추천자료
  • Micro-scale patterning 실험
  • 반도체 제조 시 원판 표면 위에 미세한 회로를 그리기 위하여 빛을 이용하는 광학 공정에 사용되는 액체★Positive PR로 주로 사용됨★Developer로 수용성용액 사용특성점도(cSt, at 25℃)18.3~19.7코팅두께1~2㎛시약Developer(AZ 400K)3 기구 및 시약★ KOH & potassium borate 를 주성분으로 하는 의 현상시약★ 무색 무취의 수용성 용액★ 이번 실험에서 Positive PR인 AZ 1512을 제거하는데 사용특성비중(25℃) 1.013~1.023시약3 기구 및 시약IPADI waterAcetone★ 명칭

  • [디스플레이실험] 입자측정(클린룸)보고서
  • 실험실보다 연구실은 10배, 클린룸은 100,000배 정도 청정하다고 평가 할 수 있다. 클린룸을 만들어야 하는 이유가 새삼 강하게 드는 평가가 되었다.5. 실험 결과 및 고찰이번 실험에선 광학입자 계수기를 이용하여 실험하였다.실제 입자측정장비를 가동후 인위적인 오염물질의 발생을 유도시키며 self test를 진행후 그 결과를 그래프로 도식하였다.< 이번 실험에 사용한 입자측정장비 >1.공정입자의 발생원인과 그로인한 영향2. 입자 측정 장비3.공정오

  • [반도체] High Electron Mobility Transistor(HEMT)
  • 반도체 소자의 역할은 더 빠르게 요구되고, 더 많은 일을 해야만 한다. 또한 HEMT의 이용분야는 가전제품뿐 아니라 의학적 검사용 영상장비, 군사적 위성통신 등 다양한 방면에서 이용될 것이다. 그러므로 HEMT의 역할이 점점 더 커질 것이라 예상된다. 몇 가지 분야에서 어떠한 연구가 진행 중인지 알아보도록 하자.디지털 분야에서 가장 두드러지는 HEMT의 특징은 HEMT의 전자이동도에 있다. HEMT는 전자이동도, 즉 전자가 쉽게 이동할 수 있기 때문에 게이트

  • 리소그래피 lithography5
  • 반도체의 표면계측 및 결함 분석, 콤팩트디스크, 자기 디스크나 광 자기 디스크 등에 쓰인 비트의 모양새 조사 등에 쓰이고 있으며 최근 큰 성장을 보이고 있는 평판디스플레이(FED)의제조공정 분석장비로도 활용되고 있습니다. 원자현미경은 진공상태나 대기 중 뿐 아니라 액체내에서도 작동해 살아있는 세포내의 구조나 세포분열 등을 관찰할 수 있습니다. 전자현미경이 진공상태에서만 가능하다는 것을 감안하면 원자현미경의 응용범위가 대단히 넓

  • [나노기술] 리소그래피의 종류와 문제점 및 해결 방안 -Nano Imprint Lithography
  • 공정기술나노 기술을 구현하는 공정 기술은 크게 두 가지의 방법으로 나뉜다. 첫 번째는 기존의 반도체 집적 공정기술의 연장선상에서 생각하는 것으로, 즉 박막을 증착하고 , 리소그래피 패터닝과 에칭을 통하여 피처를 정의하는 방식, 즉 벌크 또는 박막의 재료에서 시작하여 미세한 구조를 형성하여 가는 위에서 아래로의 접근(top-down approach)방식이다. 이 방법은 기존의 반도체 집적 공정에 통상적으로 사용되어온 것으로서 이미 그 체계가 확실하게

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.