MOS Capacitor 레포트

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2012.03.19 / 2019.12.24
12페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
900원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: 목차

1. 실험 목적

2. 실험 배경

3. 이론

3.1 MOS Capacitor

3.1.1. 이상적인 MOS Capacitor

3.1.1.1. Substrate가 p-type Semiconductor 일 때

3.1.1.2. Substrate가 n-type Semiconductor 일 때

3.1.1.3 이상적인 MOS Capacitor 구조의 특성

3.1.2 표면의 영향이 있는 MOS capacitor

3.1.2.1 게이트와 기판의 일함수 차이

3.1.2.2 계면전하

3.1.3. 문턱전압

3.2.4. 정전용량과 고주파수, 저주파수와의 관계

3.1.5. 정전용량과 패턴전극의 크기

3.2. 절연파괴 (dielectric breakdown)

4. 실험 방법

5. 결과예측

5.1. C-V관계에서 전극 패턴크기에 따른 C 값의 변화

5.2. I-V관계에서 전극 패턴 크기에 따른 I 값의 변화

5.3. 예측되는 결론 요약

6. 출처

본문내용: 3.1.1. 이상적인 MOS Capacitor

실제로 MOS Capacitor가 받는 표면효과는 매우 복잡하다. 이상적인 MOS Capacitor는 이런 표면효과를 무시한 것이다. 이런 MOS Capacitor는 변형된 일함수 을 사용하는 것이 편리하다. 일함수 이란 금속의 페르미 준위부터 산화물의 전도 대역까지의 크기를 말한다. 이 때 페르미 준위란 고체 내 전자의 에너지 분포가 급격히 변화하는 에너지 준위로, 열평형 상태에서 전자를 찾을 수 있는 확률이 1/2이 되는 에너지 준위를 말한다. 유사하게 는 반도체-산화물 계면의 변형된 일함수이다. 이상적인 MOS Capacitor에서는 =이다.

3.1.1.1. Substrate가 p-type Semiconductor 일 때

p - type 이란 최외각 전자가 4개 이하인 dopant를 반도체에 doping하여 정공(hole)이 많이 생겨 (+)전하를 띠고 있는 반도체를 말한다.

(그림 2) Si에 Doing 되어있는 B원자(p-type)

참고문헌: Ben Streetman, Sanjay Banejea , Solid State Electronic Devices 6th Edition, p. 292~316
네이버 백과사전 (www.naver.com)
네이버 백과사전 (www.naver.com)

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

[전자재료실험] MOS capacitor

- 목 차 -1. 실험 목적 2. 이론적 배경 (1) MOS capacitor의 구조 설명 (2) MOS capacitor의 C-V특성1) Accumulation상태에서의 MOS capacitor2) Depletion상태에서의 MOS capacitor3) Inversion상태에서의 MOS capacitor3.실험 방법 4. 예상 결과 5. 실험 결과 (1) 산화물의 두께 별 C-V그래프의 변화 1) 두께에 따른 이론상의 C-V그래프의 경향 2) 10Hz에서의 두께에 따른 C-V그래프의 경향3) 1kHz에서의 두께에 따른 C-V그래프의 경향 4) 1MHz에서의 두께에 따른 C-V그래프의 경향 (2) AC전압의 f

[전자재료실험설계] MOS Capacitor 계획서

CONTENTS1. Subject 2. Object 3. Theory 1 MOS Capacitor 2 Leakage current and Capacitance 3 Thin Film Deposition 1) Chemical Deposition (1) CVD(Chemical Vapor Deposition) (2) PECVD(Plasma Enhanced CVD) 2) Physical Deposition (1) Ion Plating (2) Thermal Evaporation (3) Laser Ablation (4) MBE(Molecular Beam Epitaxy) (5) E-beam (6) Sputtering 4 Photolithography 4. Experiment Process 1 SiO2, Si3N4 Deposition 2 Metal Deposition with Photolithography 3 I-V & C-V Measurement 5. References 1. SubjectOxide(유전체)의 종류 (SiO2 100nm,Si3N4 100nm) 와 전극

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

목차1. 실험 목적 2. 실험 이론3.1. MOS Capacitor 3. 실험 순서4. 예상 결과4.1. C-V 특성4.2. I-V 특성5. 결과 분석5.1. C-V 그래프 분석5.2. I-V 그래프 분석6. 오차 원인7. 참고문헌1. 실험 목적이 실험의 목적은 MOS Capacitor SiO 2 층의 두께가 Capacitor에 미치는 영향을 I-V, C-V 그래프를 통해 알아보는 것이다. 전극크기는 1mm 로 고정하며, 두께의 변수는 5nm, 10nm, 15nm으로 한다.2. 실험 이론2.1. MOS Capacitor그림 1 MOS capacitor 구조 MOS Capacitor란 실리콘 층과 금속판

[전자재료실험] MOS capacitor의 C-V 실험

- 목 차 -1. 실험 목적 2. 이론적 배경 (1) MOS capacitor의 구조 설명 (2) MOS capacitor의 C-V특성1) Accumulation상태에서의 MOS capacitor2) Depletion상태에서의 MOS capacitor3) Inversion상태에서의 MOS capacitor3.실험 방법 4. 예상 결과5. 실험 결과 (1) 산화물의 두께 별 C-V그래프의 변화 1) 두께에 따른 이론상의 C-V그래프의 경향 2) 10Hz에서의 두께에 따른 C-V그래프의 경향 3) 1kHz에서의 두께에 따른 C-V그래프의 경향 4) 1MHz에서의 두께에 따른 C-V그래프의 경향 (2) AC전압의 f

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

< 목 차 >Ⅰ. 이론적 배경 가. MOS Capacitor나. C-V measurement1) C-V measurement2) 예상결과 다. I-V measurement1) I-V measurement2) 예상결과 Ⅱ. 실험방법Ⅲ. 실험 결과 및 분석가. I-V measurement1) breakdown voltage2) SILC3) Annealling4) Skin Effect나. C-V measurement1) Deep depletion2) Flat-band Condition3) Breakdown VoltageⅣ. 참고 문헌Ⅰ. 이론적 배경(가) MOS CapacitorMOS Capacitor는 쉽게 말해서 MOS 구조를 갖은 capacitor로써 Metal-Oxide- Semiconductor로 구성된다. MOS Capacitor는 p-type의 Si substrate위에

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인