[공학]쌍안정 회로와 RS 래치

회로를 구성한다.실험순서 5. (주파수 50KHz에서의 관찰)10kHz의 펄스 발생신호를 트리거 입력에 인가시킨다. 오실로스코프 채널1을 이용하여 펄스를 측정하고 채널2를 통하여 출력 Q을 측정한다.50kHz까지 주파수를 올린후 74121은 다시 트리거할 수 없다는 증거를 포착한다.표18-2 (비안정 멀티바이브레이터 555 타이머에 대한 데이터)표18-2에 열거된 두 저항 R1,R2 그리고 커패시터 C1을 측정하고 그 값을 표18-2에 기록한다.555비안정 멀티바이브레이터 회로

공학 정리>1. 플립플롭 : 클록신호, 쌍안정 멀티바이브레이터- D플립플롭 : 데이터의 임시저장을 위하여 사용하기 가장편리한 플립플롭-> 입력값이 그대로 출력에 나오게 된다. 시프트 레지스터의 역할을 한다.입력 출력0 01 1- T플립플롭 : JK플립플롭을 단일입력형태로 고쳐놓은 것, 카운터회로에 사용입력 Q(t+1)0 0 00 1 11 0 01 1 1- RS플립플롭 : 정보를 일시 유지하는 레치회로나 시프트 레지스터 등에 쓰인다.S R Q Q`0 0 변화없음(상태유지)0 1 0 11 0

통해서 각 플립플롭의 특성을 총 5개의 회로를 구성하여 결과값을 얻어내면서 이해했다. (각 실험회로의 결과 및 고찰은 앞에서 언급하였다.) 어떤 실험은 예비보고서를 작성하며 예상했던 결과값과 다르게 나왔던 것 같다. 다음 다른 실험에서는 오차가 나지 않게 주의해야겠으며, 기본적인 이론을 숙지해서 실험에 임할 수 있도록 해야겠다.※ 참고문헌- 「Digital Fundamentals10th Edition」p380-394- 「디지털공학실험」p71-91- 네이버 블로그 (127.0.01)

래치와 플립플롭에 대해서 배우고 실험을 했는데, 디지털공학 수업을 듣지 않고 실험을 했더라면 정말 힘들었을 것 같은데 이론자체가 상당히 어렵고 래치와 플립플롭의 종류도다양해서 많이 헷갈리기 때문이다. 이번 실험을 계기로 확실히 각각의 래치와 플립플롭이 어떻게 작동하는지 알게 되었고, 특히 2번째 실험에서 클리어와 프리셋이 플립플롭에 어떤 영향을 미치는지 확실히 깨닫게 되었다.2번째 D플립플롭 실험에서 트리거를 줘서 클럭펄

회로에 입력이 가해진 시점부터 가해진 입력에 대한 출력이 나오는 시간◇ 전파지연시간플립플롭의 CLK 단자에 인가되었을 때 플립플롭이 정상적으로 작동할 수 있는 최대 주파수◇ 최대 클럭 주파수SR 플립플롭 (Set-Reset FF)D 플립플롭 (Data or delay FF)JK 플립플롭 (Jack-King FF)T 플립플롭(Toggle FF)Master-Slave FF 방식4. 종류동작 CLK신호가 들어올 때에만 RS F/F 동작, 다른 때에는 입력 R, S의 상태에 무관하여 앞의 출력 상태를 유지. SR 플립플롭동작 D 입력