[전자회로 실험] JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2006.09.15 / 2019.12.24
  • 7페이지 / fileicon hwp (아래아한글97)
  • 평가한 분이 없습니다. (구매금액의 3%지급)
  • 1,000원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
하고 싶은 말
JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)
깔끔하게 정리되었습니다..
목차
1. 목적

2. 이론
1)FET 장점
2)FET 단점
3)JFET 동작과 구조
4) JFET의 게이트-소스 전압의 변동
5) JFET 전달 특성
6) 접합 전계-효과 트랜지스터(JFET)

JFET 전류-전압 피스파이스 시뮬레이션
본문내용
1. 목 적
JFET의 드레인 전류에 대한 드레인-소스 전압 효과와 게이트-소스 효과 드레인 전류와 게이트-소스 전압의 특성 및 상호간의 관계를 이해한다
2. 이 론
(1) FET의 장점
1. FET는 높은 입력 임피던스를 갖는 전압에 민감한 소자이다. BJTDP 비하여 현저히 높은 입력 임피던 스 때문에 다단 증폭기의 입력단으로는 FET가 BJT보다 선호되고 있다.
2. 여러 종류 중 한 가지인 JFET는 BJT보다 발생잡음이 적다.
3. FET는 BJT보다 온도에 대하여 안정하다.
4. FET는 일반적으로 BJT보다 제작이 간편하다. 즉 단일 칩상에 보다 많은 소자를 구성할 수 있다. 즉 집적도를 높일 수 있다.
5. 드레인-소스 사이의 전압이 적은 전압구간에서는 전압제어 가변저항처럼 동작한다.
6. 높은 입력 임치던스는 전하를 오랫동안 저장할 수 있어 저장소자로 사용할 수도 있다.
7. 전력용 FET는 높은 전력을 견디어내며 대전류를 스위치할 수 있다.
8. JFET는 방사능에 BJT보다 덜 민감하다.
(2) FET의 단점
1. FET는 높은 입력 커패시턴스 때문에 나쁜 주파수 특성을 갖는다.
2. 일부 종류의 FET는 나쁜 선형성을 갖는다.
3. 정전기에 의해 쉽게 손상을 입을 수 있다.
(3) JFET동작과 구조
BJT와 마찬가지로 FET 역시 3단자 소자이다. BJT가 2개의 pn접합을 가지고 있는 것과 달리, 이것 은 기본적으로 게이트와 드레인-소스 채널 사이게 하나의 pn접합을 가지고 있다.
그림 1-1에 접합형 FET의 물리적 구조를 나타내었다.
그림 1-1(a)의 n 채널 JFET는 n 타입 부분의 스트립과, 그 스트립 양옆으로 확산된 2부분의 p 타입 부분으로 구성되며, p 채널 JFET는 그와 반대로 p 타입 부분의 스트립과 양쪽의 n 타입 부분 으로 구성된다.
JFET의 동작을 깊이 있게 고찰하기 위하여 그림 1-1(a)은 n 채널 JFET에 를 드레인에 인 가하 고 소스를 공통으로 구성한다.
게이트 전압 를 게이트에 인가하며 이러한 회로구성을 그림 1-2(a)에 나타내었다.
는 드레인-소스 전압 를 제공하고, 이것이 드레인으로부터 소스로 흐르는 드레인전류 를 만들게 된다.
드레인 전류 는 소스 전류와 동일하며, 이것은 p 타입 게이트로 둘려 싸인 채널 내에 존재한다.
게이트-소스 전압 는 와 같으며 채널 내에 공핍층을 만들어, 결국 채널의 두께를 감소시켜 드레인 소스 사이의 저항값을 증가시킨다. 게이트 소스 사이의 접합이 역 바이어스되어 있으므로 게이트 전류는 0이 된다.
자료평가
    아직 평가한 내용이 없습니다.
회원 추천자료
  • [침구의학] 비침습적 침치료에 대한 조사연구
  • 전류 자극이나 지압, 빛 자극 등도 역시 비침습적 자극으로써의 침의 개념에 포함될 수 있을 것으로 보인다. 그렇다면 과연 이들 자극 방법을 대조군으로 설정하여 유의하게 나온 실험의 결과를 단순히 플라시보 효과에 의한 것으로 판단해야 하는 것인지 해당 자극 방법도 침으로 간주해야 하는 것인지에 대한 물음이 생긴다.이에 대한 답을 제시하기 위하여 본 자료에서는 다양한 질환에서 비침습적 자극으로써의 침이 침습적 자극에 버금가는 효과

  • [자료목록] 정부주도 경제개발체제
  • 특성은 교사의 현직 교육, 전문성개발, 근무여건 등에 관한 정책을 개발할 때 고려되어야 함. 교사집단의 특성을 일반화하기는 매우 어려우며, 국가별로도 큰 차이가 있음. ㅇ 교사의 수는 전체 고용근로자의 평균 2.9%이지만 학교내외의 지원인력을 포함할 경우 5%를 상회하여 고용이 가장 많은 산업부문의 하나임. 국가별로 한국이 고용인구의 1.7%로 가장 낮으며, 헝가리가 4.2%로 가장 높아 큰 편차를 보이고 있음. OECD 국가에서 교원보수가 교육예산에

  • [A+ 4.5 예비레포트] 기초전자공학실험 - JFET 특성, JFET 바이어스 회로(PSpice 포함)
  • 기초전자공학실험 11주차 예비 Report제목JFET 특성JFET 바이어스 회로실험 목적JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 구한다.고정 바이어스, 자기 바이어스, 전압 분배기 바이어스 JFET 회로를 분석한다.실험 장비DMM2. 저항 ( 100Ω, 1 kΩ, 10 kΩ, 15 kΩ, 1 MΩ ) / ( 1 kΩ, 1.2 kΩ, 2.2 kΩ, 3 kΩ, 10 kΩ, 1 kΩ 전위차계 )3. 트랜지스터 ( JFET 2N4416 또는 등가 )이론1. FET(Field-Effect Transistor)FET는 전계효과 트랜지스터라고 부르며 이전에

  • [A+ 45 예비레포트,PSpice 포함] 기초전자공학실험 - 전류원 및 전류 미러 회로
  • 기초전자공학실험 2주차 예비 Report제목전류원 및 전류 미러 회로실험 목적전류원과 전류미러 회로에서 DC전압을 계산하고 측정한다.실험 장비계측기 – 오실로스코프, DMM, 함수 발생기, 직류전원부품가. 저항 - 20Ω, 51Ω, 82Ω, 100Ω, 150Ω, 1.2kΩ, 3.6kΩ, 4.3kΩ, 5.1kΩ, 7.5kΩ, 10kΩ나. 트랜지스터 – 2N3904 또는 등가 npn 트랜지스터– 2N3823 또는 등가 n-채널 JFET이론1. 전류원(Current Source Circuit)1-1. 전류원 특징이상적으로는 내부 저항(임피던스)이 무

  • FET바이어스 회로 및 FET 증폭기 예비레포트
  • 전류가 모두 Capacitor 쪽으로 흐르게 된다 이러한 방법을 이용하여 이득이 줄어드는 점을 보완해 줄 수 있다.Chapter2. 실험 결과 (시뮬레이션)PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(v i n ), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. vsig의 Peak to peak는 10 mV, freq는 1 kHz, Vdd는 9 ~ 14 V로 설정하고, 두

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.