[전자회로](실험보고서)JFET 전압-전류 특성 실험 및 시뮬레이션

실험 회로(I= V over R 실험) (2) 직류전원 V의 출력전압을 표 4-1과 같이 3~9V로 바꾸면서 전류 I를 측정하여 표에 기록하라.(3) 이때 멀티미터를 회로에 직렬로 연결해야 한다. (**멀티미터를 병렬로 연결하게 되면 멀티미터의 내부저항이 작으므로 전류가 전부 멀티미터로 흐르게 된다.)(4) 저항을 R1 = 200Ω, R2 = 1KΩ으로 바꿔서 전류 I를 측정하여 표에 기록하라.- 실험과정 (2) 전류 시뮬레이션 결과 (위에서부터 3V, 5V, 7V, 9V일 때의 전류)- 실험과정

전류가 모두 Capacitor 쪽으로 흐르게 된다 이러한 방법을 이용하여 이득이 줄어드는 점을 보완해 줄 수 있다.Chapter2. 실험 결과 (시뮬레이션)PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(v i n ), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. vsig의 Peak to peak는 10 mV, freq는 1 kHz, Vdd는 9 ~ 14 V로 설정하고, 두

보고서 #12(RLC 회로와 공진)과 목담당교수제 출 일학 번이 름1. 실험목표⚫ RLC 직렬회로의 공진 특성 및 임피던스 변화를 실험한다.⚫ RLC 병렬회로의 공진 특성 및 임피던스 변화를 실험한다.2. 관련이론2.1 기초 이론- 저항과 인덕터 및 커패시터를 직렬 또는 병렬로 연결한 RLC 회로는 RC 또는 RL 회로와는 다른 특성을 나타낸다. 이는 전압 및 전류의 위상이 반대인 커패시터와 인덕터가 함께 연결되기 때문이다.- RLC 회로의 가장 큰 특징은 공진(Res

보고서 #12(RLC 회로와 공진)과 목담당교수제 출 일학 번이 름1. 실험목표⚫ RLC 직렬회로의 공진 특성 및 임피던스 변화를 실험한다.⚫ RLC 병렬회로의 공진 특성 및 임피던스 변화를 실험한다.2. 관련이론2.1 기초 이론- 저항과 인덕터 및 커패시터를 직렬 또는 병렬로 연결한 RLC 회로는 RC 또는 RL 회로와는 다른 특성을 나타낸다. 이는 전압 및 전류의 위상이 반대인 커패시터와 인덕터가 함께 연결되기 때문이다.- RLC 회로의 가장 큰 특징은 공진(Res

6# 교류전압과 커패시터 예비보고서(A반9조 )6 주차. 예비보고서과목전자회로실험학번이름소속메카트로닉스공학과분반/조A반 9조제출일2013.04.181. 실험 제목교류전압에서의 커패시터2. 실험 목적교류전압(정현파)에서 커패시터의 전압, 전류, 임피던스를 알아보고 RC, CR회로에서의입출력 파형을 관찰한다.3. PSpice 시뮬레이션 및 고찰실험1)그림13-1의 회로를 구성하고 R=5㏀, C=10㎋으로, 입력을 300㎐, 10V p-p인 정현파로 할 때, 그 입 출력 파형