디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

2진법 채택 프로그램 내장방식과 2진법 사용최초의 상업용 컴퓨터☞ 프로그램 내장방식- 컴퓨터의 기억장치에 필요한 명령이나 자료를 미리 저장해 두고 이를 해독하여 자동으로 처리하는 방법. 폰 노이만이 고안3. 전자계산기의 세대별 특징구분1세대2세대3세대4세대연산속도㎳(10-3)밀리초㎲(10-6)마이크로초㎱(10-9)나노초㎰(10-12)/fs(10-15)피코초/펨토초회로구성소자진공관트랜지스터TR집적회로IC고밀도집적회로.LSI초고밀도집적

디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성과 동작을 실험한다.② JK 플립플롭의 회로 구성과 동작을 실험한다.③ T 플립플롭의 회로 구성과 동작을 실험한다.2. 관련이론⚫D 플립플롭- 플립플롭(Flip Flop)은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이

디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름⚫ 회로도, 이론값, 실험결과, 결과분석실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ01010001010110101101- 실험결과J=0, K=1, Q=1 J=0, K=1, Q=0J=0, K=0, Q=1 J=0, K=0, Q=0J=1, K=0, Q=1 J=1, K=0, Q=0J=1, K=1, Q=1 J=1, K=1, Q=0JKQQ출력QQ출력0100.15V14.5V0000.15V14.5V0100.15V14.5V1014.5V00.15V1100.5V14.5V결과분석- JK 플

JK 플립 플롭의 진리표를 입증할 수 있었다. 최종적으로 리플 카운터의 출력을 timing diagram에 표시할 수 있었다.실험 부품 사진7476 dual J-K (출처: http://www.usbekits.com/blognews/74ls76-dual-j-k-flip-flop)단안정 및 비안정 멀티바이브레이터 Ⅰ. 실험 개요 및 목적특정 펄스와 트리거 모드 발생을 위한 74121 one shot 구성 및 트리거 논리 비안정 멀티바이브레이터로 구성된 555타이머의 듀티 사이클 및 주파수 측정555 타이머를 이용한 비안정 멀티바이브레이터 설계

회로이다. 데이터는 클럭과 동기되어 있다. 즉, 매 클럭 펄스마다 새 데이터 비트가 테스트된다. 회로를 구성하고 클럭을 1Hz로 설정하라. 클럭 펄스보다 앞서서 데이터 스위치를 HIGH 또는 LOW로 옮기면서 결과를 관찰하라. 보고서에 관찰 내용을 정리하라. 논리 1이 입력되면 패리티에 어떤 일이 생기는가? 논리 0이 입력되면 어떤 일이 생기는가?그림 15-715D 래치 및 D 플립-플롭데이터 및 관찰 내용실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로