[디지털공학] 예비보고서 - 플립플롭

구성한다. CLR=0으로 두어 Q3simQ0가 0001이 되도록 초기설정(preset)한 후 CLR=1로 되돌리고, CLK=0으로 둔다.(8) 펄스/구형파 발생기로 CLK에 클럭 펄스를 한 번씩 트리거 시키면서 그때마나 오실로스코프로 Q3simQ0의 논리상태를 측정하여 표 4에 기록한다.(9) 7474 D 플립플롭 두 개와 7486 XOR 게이트를 이용하여 PRBS 회로 (e)를 구성하고, 절차 (7)과 (8)을 반복하여 표 5에 기록한다.※ 참고문헌- 「Digital Fundamentals10th Edition」p513-534- 「디지털공학실험」p93-100

디지털공학실험 - 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의기본 동작, 회로 구성 및 기능표를 이해한다.2. 이론디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기

디지털공학실험」기본논리게이트, 플립플롭, 시프트 레지스터, 카운터- Logic works 프로그램 ▷▶ 다음페이지부터 모의실험 및 결과 도출하여 분석함.참고 1. 비동기식 카운트-업 카운터CLK=1CLK=9CLK=2CLK=10CLK=3CLK=11CLK=4CLK=12CLK=5CLK=13CLK=6CLK=14CLK=7CLK=15CLK=8CLK=16(recycle)참고 2. 비동기식 업/다운 카운터회로분석비동기식 카운트-업 카운터는 앞단의 출력 Q가 뒷단의 클럭 펄스로서 사용이 되는데 위 회로에서 UP/DOWN이 1이 되면 왼쪽 AND게이트에는 NOT

(f)를 구성하고 CLR=0으로 한 후, 1001을 B3 SIMB0에 넣고, 예비보고사항 (6)을 이용하여 1011로부터 제어신호를 생성하여 CONTROL에 넣어 곱셈 1011*1001을 수행하고 표 4에 기록한다.(9) 임의의 5값들을 추가로 선정하여 절차 (8)을 반복하여 곱셈을 수행하고 표 4에 기록한다.(10) 예비보고사항 (7)을 바탕으로 회로 (f)를 변형시킨 후, 덧셈과 뺄셈을 수행하여 표 4를 완성한다.※ 참고문헌- 「Digital Fundamentals8th」 - Logic works 프로그램- 「디지털공학실험」p153-168

디지털공학실험 - 7장, 순차논리회로 설계 및 구현(1) 예비보고서1. 목적가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.다. 최대 동장 주파수와 전달 지연을 측정한다.2. 이론가. 4상태를 가진 상태도에 대응하는 회로상태도는 순차회로의 현재 상태와 입력 값으로부터 출력 값과 다음 상태에 대한 모든 정보를 한눈에볼 수 있는 아주 유용한 수단이다. 표현방법은 밀리