[실험] 연산 증폭기의 원리 및 특성(예비)
- 등록일 / 수정일
- 페이지 / 형식
- 자료평가
- 구매가격
- 2009.10.30 / 2019.12.24
- 4페이지 / hwp (아래아한글2002)
- 평가한 분이 없습니다. (구매금액의 3%지급)
- 700원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
추천 연관자료
- 하고 싶은 말
- 연산 증폭기의 원리 및 특성(예비)
- 목차
-
1. 연산 증폭기
㈎이상적인 연산증폭기의 특성
㈏ 반전회로
㈑비반전 회로
㈒연산증폭기의 실제
- 본문내용
-
1. 연산 증폭기
㈎이상적인 연산증폭기의 특성
일반적으로 연산증폭기는 두 개의 입력단자와 하나의 축력단자를 가지며 그이득은 적어도 일 만배 이상이 된다.그림 (a)에 도시된 것이 연산증폭기의 기호이다. 기본적으로는 (+)와 (-)입력단자에 가해지는 전압의 차이를 입력으로 하여 이에 상응하는 출력을 내는 일종의 차동증폭기이다.그림(b)는 연산증폭기의 모델이다
@ 이상적인 연산증폭기의 특성
㈏ 반전회로
반전회로는 입력(+)단자는 접지되어 있고 (-)단자에 입력신호가 가해지도록 구성한 연산회로를 일컫는다.입력전압 V1은 R1에 직력로 가해지고 ,출력전압 Vo는 Rf를 통해 되먹임 된다. 이득 A가 매우 크므로 Vi = Vo/A=0이고, 입력저항 Ri가 매우 크므로 Ii = Vi/Ri = 0 이다.
자료평가
-
아직 평가한 내용이 없습니다.