[나노] Nano Imprint Lithography(NIL)기술의 최근 동향
등록일 / 수정일- 페이지 / 형식
- 자료평가
- 구매가격
- 2009.08.18 / 2019.12.24
- 20페이지 /
hwp (아래아한글2002) - 평가한 분이 없습니다. (구매금액의 3%지급)
- 2,000원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
추천 연관자료
- 목차
-
1. 서론
2. Thermal-NIL(Nano Imprint Lithography)
3. UV-NIL(Nano Imprint Lithography)
4. 나노 공정에서의 파손 현상
5. 연구 동향
6. 바이오산업에의 적용
7. 광 소자 제작에서의 NIL 응용 기술 현황
8. 저장 매체에서의 NIL 응용 기술 현황
9. 결론
<그림 Reference>
- 본문내용
-
1. 서론
나노 기술이란 ‘나노미터 크기의 물질들이 갖는 독특한 성질과 현상을 찾아내고 이러한 성질을 갖는 나노물질을 정렬시키고 조합하여 매우 유용한 성질의 소재, 디바이스 그리고 시스템을 생산하는 과학과 기술’을 말한다. Nano imprint lithography(이하 NIL)는 이러한 나노 기술을 이용하여 초미세 가공인 나노 가공(1~100nm)을 실현하기 위해 제안된 기술로서, 기판 위에 열가소성 수지나 광경화성 수지를 도포한 다음 전자 빔을 이용, 나노 크기의 몰드로 압력을 가해 경화시키고 패턴을 전사하는 기술을 말한다. NIL 기술을 활용하면 현재 반도체공정에서 사용하는 포토 리소그라피의 미세화 한계점을 극복하고 도장 찍듯이 간단하게 나노 구조물을 제작할 수 있게 된다. 또한 현재 100nm급인 미세 공정이 10nm급으로 향상돼 반도체 분야의 기술 발전이 촉진될 것으로 여겨져, 특히 차세대 반도체 및 평판 디스플레이용 회로 형성 기술로 인정되고 있기도 하다.
NIL 기술은 기존의 나노 패터닝 기술과 비교하여 고가의 장비가 필요 없어 상대적으로 제작비용이 저렴하고 공정 시간이 짧은 장점을 지니고 있어서 차세대 유망 발전 기술로 주목받고 있다. 이 공정은 크게 두 가지 부분으로 나누어지는 데, 첫째로 나노크기의 형상을 레지스트(resist)에 복제하는 공정인 임프린트 공정이 있고, 둘째로 임프린트 공정 후 남은 잔여층(residual layer)을 제거하는 패턴 트랜스퍼(Pattern transfer) 공정으로 나누어진다. 또한 NIL 기술은 그 방법에 따라 Thermal- 또는 UV-NIL 두 가지로 분류할 수 있다. 2006년 4월 전자공학회지 제33권 제4호, 연세대학교, 강신일
2. Thermal-NIL(Nano Imprint Lithography)
Thermal-NIL 기술은 고온 고압의 환경에서 열에 변형이 되는 폴리머 레진에 나노 크기의 형상이 새겨진 몰드(스탬프)를 눌러서 나노 패터닝하는 기술을 말한다. 레지스트 레진으로 주로 PMMA를 사용한다.
그림 1. Thermal-NIL 공정도
간략히 공정순서를 보면 먼저 스탬프를 누르기 전에 레지스트 레진으로 쓰이는 폴리머의 유리전이 온도(glass-transition temperature) 이상으로 가열하고 몰드를 눌러 패턴을 형성한다. 그리고 냉각 과정을 거치고 스탬프를 레지스트 층과 떼어낸다. 2006년 4월 전자공학회지 제33권 제4호, 연세대학교, 강신일
그림 2. NIL 공정해석을 위한 공정도
이 임프린트 리소그래피 공정은 기존의 다른 나노 패터닝 기술(포토 리소그라피, 전자 빔 리소그라피 등)처럼 고가의 장비가 필요 없고, 공정 시간이 짧게 걸리는 장점이 있다. 이러한 NIL공정의 해석에 있어서 온도 제어와 폴리머 소재의 힘과 에너지를 표현하는 force field의 구현이 중요하다. Thermostat를 이용한 정온과정의 구현은 Leimkuhler등에 의해 제안된 Poincare 변환을 사용함으로써 해결되었다. 이러한 변환을 이용한 확장된 Hemiltonian은 다음과 같이 표현된다.
- 참고문헌
-
그림 1 : "Nanoimprint Lithography 기술의 이해", 그림 3
그림 2 : "50nm급 나노 공정 해석 기술 개발", p.20
그림 3 : "50nm급 나노 공정 해석 기술 개발", p.22
그림 4 : "50nm급 나노 공정 해석 기술 개발", p.43
그림 5 : "50nm급 나노 공정 해석 기술 개발", p.21
그림 6 : "50nm급 나노 공정 해석 기술 개발", p.21
그림 7 : http://www.cheric.or.kr/ippage/p/ipdata/2005/03/file/p200503-201.pdf, 그림 4
그림 8 : "50nm급 나노 공정 해석 기술 개발", p.45
그림 9 :
"50nm급 나노 공정 해석 기술 개발", p.55
그림 10: "Fabrication of Nanopatterns for biochip by nanoimprint lithography", Figure 2
그림 11: "Fabrication of Nanopatterns for biochip by nanoimprint lithography", Figure 4
그림 12: "Sub-10 nm Self-Enclosed Self-Limited Nanofluidic Channel Arrays" Figure 1
그림 13: "Sub-10 nm Self-Enclosed Self-Limited Nanofluidic Channel Arrays" , Figure 2
그림 14: "Sub-10 nm Self-Enclosed Self-Limited Nanofluidic Channel Arrays", Figure 4
그림 15: "Sub-10 nm Self-Enclosed Self-Limited Nanofluidic Channel Arrays", Figure 5
그림 16: Hankook Kwanhak Hoeji, Volume 18, Number 2, April 2007
그림 17: (a) and (c), Chao C Y and Guo
자료평가
-
아직 평가한 내용이 없습니다.
