레포트 (95)
[디지털 회로설계] 4-Bit D Flip Flop 설계
디지털 회로설계1. 제목 : 4-Bit D Flip Flop 설계2. 개요 : 1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.2) 방법 : (1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ
6페이지 | 1,500원 | 2013.12.23
[디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
디지털 회로설계1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계2. 개요 : 1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.2) 방법 : (1) 1 bit adder의 truth table을 구하고
9페이지 | 1,800원 | 2013.12.23
1. 제목 : 고속 동작 덧셈기 설계2. 목적 VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.3. 목표 및 기준 설정- 설계 목표 : 빠른 carry 처
15페이지 | 2,000원 | 2013.12.23
1. 제목: 고속 동작 곱셈기 설계2. 목적고속 동작 곱셈기의 설계를 통해 곱셈 과정에 있어서 shift and add를 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 sequential circuit의 설계 흐름을 숙지한다. 또한 VHDL을 이용한 곱셈기 설계를 통해 VHDL을 이용한 sequential circuit의 description 방법을 익히고 동
9페이지 | 1,800원 | 2014.05.20
네패스 면접 최종합격자의 면접질문 모음 + 합격팁 [최신극비자료]
VHDL을 활용 사례 소개33 다른 부서에 배정 되면 어떻게 할 건가?34 경쟁사 대비 우리회사의 장단점은 무엇이라고 생각하나?35 법이나 규율을 어겨 본 적이 있는가?36가장 힘들었거나 좌절했던 경험이나 가장 힘들었거나 좌절했던경험이 있나37 동시에 여러 가지 일이 맡겨진 경우 어떻게 하겠는가?38
36페이지 | 9,900원 | 2024.03.10
VHDL언어 및 설계학에 대해서 관심을 가졌는데 그러한 관심이 자연스럽게 EDA를 이용해 반도체 집적회로를 설계하는 수업으로 옮겨졌습니다. 그중에 ‘반도체설계 교육센터’에서 수강한 ‘Intel FPGA를 이용한 Verilog’ 수업은 가장 이상적인회로를 설계하여 문턱전압 비 오류 및 IGBT로 발전되는 회로설
5페이지 | 5,000원 | 2022.11.02
System On Chip 설계 및 응용 - 시계 + 스탑워치 + 시간설정 + 알람설정 구현
최종 프로젝트Digital Clock 설계1. 시계 블록도(1page)2. VHDL 소스 설명(2~42page)① easyclock.vhd② clock.vhd③ stopwatch.vhd④ setclock.vhd⑤ setalarm.vhd⑥ alarmdot.vhd⑥ sevenseg.vhd3. 동작방법(43page)4. 동작결과5. 고 찰시계 + 스탑워치 + 시간설정 + 알람설정 구현!!1. 시계 블록도ClockStopwatchSevenSEGSetClockS
47페이지 | 3,000원 | 2014.03.26
고급디지털 회로설계 - 111 DETECTOR 설계 설계 내용 VHDL을 이용하여 연속적인 111을 detect하여 111의 개수를 count 한다. 또한, 111이 15번 count되면 동작을 멈추어야 하며, S=1이 입력되었을 경우에는 처음으로 되돌아가는 프로그램을 설계한다.2. State Diagrammealy 형태를 이용하여 state diagram을 그렸다.a, b, c, d, e,
15페이지 | 2,000원 | 2013.12.23
[디지털 회로설계] Moore , Mealy Type Finite State Machine
디지털 회로설계1. 제목 : Moore / Mealy Type Finite State Machine2. 개요 : Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의
9페이지 | 1,800원 | 2013.12.23
1. 제목 : 고속 동작 곱셈기 설계2. 목적고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 설계 흐름을 숙지한다. 또한 VHDL을 사용한 sequential circuit의 description 방법을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다. 3. 목표 및 기준
9페이지 | 2,000원 | 2013.12.23