레포트 (166)
실험제목 :멀티플렉서- 예비보고서1. 목적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2. 관련이론가산기, 비교기, 디코더, 인코더, 코드 변환기 등 여러 종류의 고정기능 조합논리회로 중에서 지난 실험에서는 디코더, 인코더에 대해서 했으며, 이번
6페이지 | 1,500원 | 2020.12.03
전자계산기 기본구조명령계수기, 해독기, 레지스터 기억,어드레스 레지스터연산장치가산기:덧셈을 하기위한장치누산기:연산결과를 일시적으로 기억보수기:보수이용->뺄셈오버플로우 검출기전자계산기의 기본구조기억,연산,전달,제어Pc:다음에 수행할 명령의 번지 기억IR: 현재 수행중인 명령
11페이지 | 800원 | 2016.04.16
가산기(adder)와 산술과 논리연산의 결과를 일시적으로 기억하는 레지스터인 누산기(accumulater), 중앙처리장치에 있는 일종의 임시 기억장치인 레지스터(register) 등으로 구성되어 있다. content 이렇게 컴퓨터가 자료를 처리하려면 그 자료와 이를 처리할 수 있는 프로그램을 저장할 수 있는 곳이 있어야 할
5페이지 | 800원 | 2016.04.16
실험10 연산 증폭기 과 목실험10학 과학 번이 름회로실험I결과 보고서1.실험 목적 -연산증폭기의 반전 및 비반전 증폭기의 동작 원리를 이해한다.-연산증폭기를 이용한 가산기의 동작 원리를 이해한다.-연산증폭기의 차동 증폭기의 동작 원리를 이해한다.2.실험 결과 및 분석(1) 예비과제 (5)의
3페이지 | 4,000원 | 2015.10.06
코드변환회로코드변환회로-코드변환 회로는 두 시스템이 서로 다른 2진 코드를 사용할 경우 두 시스템에서 사용하 는 코드를 서로 변환하여 두 시스템에서 하나의 코드를 이용할 수 있도록 하는 회로이다1.BCD-3 초과 코드변환1)BCD-3 초과 코드변환- BCD 가산기+감산기회로- 자기보수코드- BCD코드에 2
6페이지 | 2,000원 | 2015.07.17
실험10. OP-AMP를 이용한 복합 증폭 예비 보고서학번 : 이름 : 제출일 : 1. 실험목적▣ 본 실험에서는 보다 다양한 기능의 OP-AMP 증폭에 대해 공부한다.2. 실험이론1)가산 증폭기 여러 개의 입력저항을 동시에 OP-Amp의 반전입력(-)단자에 연결한 회로를 가산기 회로라고 한다.이 회로의 출력전압은 여러
3페이지 | 1,600원 | 2015.06.14
가산기, XOR gate 1개와 AND gate 1개를 점퍼선으로 알맞게 연결하고 조건을 다양하게 주어 실험하였다. 그 실험결과를 예측값과 비교 확인하였다. 멀티플렉서(Multiplexer)・ 이번 실험 역시 도선을 칩에 알맞게 연결하고 입력은 조건에 따라 다르게 해서 출력 결과를 다이오드로 확인한다는 점에서 지난주
5페이지 | 1,200원 | 2013.12.23
1. 개 요○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습○ TEST bench, simulation 방법 이해2. 문 제(1) 3*8 Decoder-Behavioral modelinglibrary ieee;use ieee.stdlogic1164.all;entity decoder isport (x : in stdlogicvector(2 downto 0);d : out stdlogicvector(7 downto 0));end decoder;architecture behavioral of decoder isbeginprocess (x)begin
6페이지 | 1,500원 | 2013.12.23
[실험보고서] OP-AMP를 이용한 복합 증폭 예비 보고서
OP-AMP를 이용한 복합 증폭 예비 보고서1. 실험목적▣ 본 실험에서는 보다 다양한 기능의 OP-AMP 증폭에 대해 공부한다.2. 실험이론1)가산 증폭기 여러 개의 입력저항을 동시에 OP-Amp의 반전입력(-)단자에 연결한 회로를 가산기 회로라고 한다.이 회로의 출력전압은 여러 개의 입력전압이 합해져서 다음
3페이지 | 1,000원 | 2013.12.23
1. 개 요○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습○ TEST bench, simulation 방법 이해2. 문 제(1) 3*8 Decoder-Behavioral modelinglibrary ieee;use ieee.stdlogic1164.all;entity decoder isport (x : in stdlogicvector(2 downto 0);d : out stdlogicvector(7 downto 0));end decoder;architecture behavioral of decoder isbeginprocess (x)begin
6페이지 | 1,500원 | 2013.12.23