디지털 회로설계 - 고속 동작 덧셈기 설계
- 등록일 / 수정일
- 페이지 / 형식
- 자료평가
- 구매가격
- 2013.12.23 / 2019.12.24
- 15페이지 / hwp (아래아한글2002)
- 평가한 분이 없습니다. (구매금액의 3%지급)
- 2,000원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
- 하고 싶은 말
- 본문내용
-
2. 목적
VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.
3. 목표 및 기준 설정
- 설계 목표 : 빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder와 Carry Select Adder를 설계한다. 이때 덧셈기는 16-bit의 입력과 출력을 가지도록 한다.
- 기준 설정 : 이론과 목적에 맞는 올바른 설계가 이루어지도록 하고, delay 및 기타 요인에 의해 오차가 발생하지 않도록 한다.
4. 합성 및 분석
1) 덧셈기 분석
① CLA (Carry Lookahead Adder)
CLA(Carry Lookahead Adder)는 Ripple Carry Adder에서 carry propagation에 의해 delay가 발생하는 문제점을 보완하기 위해 설계되었다.
- 참고문헌
-
7. 참고 문헌
2009 서강대학교 전자공학과 디지털 회로 설계 황선영 교수님 강의 자료
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
자료평가
-
아직 평가한 내용이 없습니다.
오늘 본 자료
더보기
최근 판매 자료
- [조경실무]조경실무 - 도시경관의 문제점과 발전방향
- 바이오인포매틱스(생물정보학)개념, 바이오인포매틱스(생물정보학)정보과학적기법, 바이오인포매틱스(생물정보학)현황, 바이오인포매틱스 과제
- [생물학] 유전자와 돌연변이
- 디지털 회로 실험 및 설계 - ADC(Analog to Digital Converter) 실험 1
- 회로이론1 이정훈 년도 표기
- 회로이론1 이정훈 년도 표기 X
- 연세대 고려대 성균관대 한양대 기계공학 대학원 구술면접자료 및 공부
- 전자기학 응용예제_04장 hayt
- [생화학 실험] TLC를 이용한 아미노산의 적정실험
- 광결정(Photonic crystal)
저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.