디지털 회로설계 - 고속 동작 덧셈기 설계

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2013.12.23 / 2019.12.24
  • 15페이지 / fileicon hwp (아래아한글2002)
  • 평가한 분이 없습니다. (구매금액의 3%지급)
  • 2,000원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
하고 싶은 말
본문내용
2. 목적
VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.

3. 목표 및 기준 설정
- 설계 목표 : 빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder와 Carry Select Adder를 설계한다. 이때 덧셈기는 16-bit의 입력과 출력을 가지도록 한다.
- 기준 설정 : 이론과 목적에 맞는 올바른 설계가 이루어지도록 하고, delay 및 기타 요인에 의해 오차가 발생하지 않도록 한다.
4. 합성 및 분석
1) 덧셈기 분석
① CLA (Carry Lookahead Adder)
CLA(Carry Lookahead Adder)는 Ripple Carry Adder에서 carry propagation에 의해 delay가 발생하는 문제점을 보완하기 위해 설계되었다.
참고문헌
7. 참고 문헌
2009 서강대학교 전자공학과 디지털 회로 설계 황선영 교수님 강의 자료
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판

자료평가
    아직 평가한 내용이 없습니다.
회원 추천자료
  • ITSoC기술 및 전망
  • 할 수 있으며, 향후 국내에서 가장 주목받는 산업 분야가 될 수 있을 것이라고 판단된다.※ infotainment는 information+entertainment의 합성어로 최근 영화나 음악 등 콘텐츠부문이 디지털화 되면서 각종 단말기, 특히 모바일기기로 정보를 쉽게 접근하여 즐기는 현상(※ 프로젝트 발표 할 때는 내용을 줄이고 과거 현재 미래 발전단계를 보고, 반도체 재료, 설계 등을 발표 할 예정이다.)

  • 전자공학 실험 - BJT의 특성과 바이어스회로
  • BJT의 특성과 바이어스회로1. 실험 목적- 바이폴라 접합 트랜지스터의 직류 특성을 직류 등가 회로와 소신호 등가회로의 모델 파라미터들을 구한다. 그리고 바이어스 원리와 안정화를 학습하고, 전압 분할기 바이어스 회로에서 동작점의 변화에 대한 출력 파형의 변화를 실험으로 관측한다.2. 실험 해설- 바이폴라 접합 트랜지스터(BJT:bipolar junction transistor)는 개별회로나 집접회로의 설계에 널리 사용되어 왔다. 고주파 아날로그회로나 고속 디지털 회

  • [전자회로][회로][브리지]전자회로의 역사, 전자회로의 부가조건, 전자회로의 해석, 브리지(브릿지)의 의미, 브리지(브릿지)와 다이얼, 브리지(브릿지)와 저항, 브리지(브릿지)와 휘트스톤브리지(브릿지) 분석
  • 디지털 멀티미터나 Volt-ohm-milliameter의 저항 스케일을 이용하여 직접적으로 저항을 구할 수 있다. 디저털 멀티미터에서 측정된 스케일과 지침계는 저항의 값을 가리킨다. 디저털 멀티미터상에서 디저털 디스플레이스는 직접적으로 저항의 수치적인 값을 가리킨다. 저항값을 측정하는 데 있어서 더욱 정밀한 값을 구하려면 브리지 회로를 이용한다.저항 브리지 회로인 휘트스톤 브리지(Wheatstone bridge)를 나타낸다. 이 브리지에서는 측정 가변 저항과 검류

  • [기초회로실험] 연산 회로 설계 실험 결과 보고서
  • 설계하는 데에 큰 문제는 없었다.자리 올림 예견법(carry look ahead)의 장단점을 조사하고 위의 회로와 비교하시오.4비트 덧셈기/뺄셈기의 최대 경로 지연을 찾아서 이것을 클록에 의해서 동작 시켰을 때의 가능한 최대 동작 주파수를 계산하시오.위의 그림3은 4비트 덧셈기/뺄셈기의 Time delay표이다. 여기서 확인할 수 있는 가장 큰 딜레이는 A0, B0에서 overflow연산과정 까지 가는데 걸리는 시간인 25.5ns이다. 따라서 최소한 25.5ns의 주기를 가지고 있으며 이

  • 테크플렉스 FPGA RTL 엔지니어 최종 합격 자기소개서(자소서)
  • 설계국내외 대기업의 최신 미세 공정을 기반으로 한 저전력, 고성능 디지털 IP를 설계하고자 지원하게 되었습니다. 회로 설계 역량과 소통 역량을 통해 고객이 만족할만한 디지털 회로를 설계하고 싶습니다.전공 수업을 통해 반도체, 특히 회로에 대해 흥미를 느꼈고 설계된 회로가 어떠한 과정을 거쳐 chip으로 생산되는지 알고 싶었습니다. 반도체 관련 전공을 수강하며 반도체 제조의 전반적인 프로세스를 익혔고, 서울대 반도체 공정교육을 이수하

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.