JFET Bias Circuits 레포트

Circuit으로 작용하기 때문에 부하에 전류가 흐르지 않음을 알 수 있었다. 예비 레포트 ‘1) 기본 OP앰프 응용회로 - (2) 종속전류 발생기’의 시뮬레이션 결과 ZL이 4.7kΩ, 22kΩ인 경우 모두 전류-전압 그래프의 기울기가 10^-4으로 일정한 것을 알 수 있다. 이 값을 위의 표 3-2에서 얻은 값들과 비교해 보았을 때 실험이 적절히 수행되었음을 알 수 있다.다음으로 전류-전압 변환기 실험에서는 예비 레포트 ‘1) 기본 OP앰프 응용회로 - (3) 전류-전압 변환기’의

Design of BJT Bias Circuits실험 주제피드백 회로, 이미터 안정화 회로, 전압 분배기 회로를 설계할 줄 안다.실험 장비DMM, Resistors(300Ω, 1.2kΩ, 1.5kΩ, 3kΩ, 15kΩ, 100kΩ), 1MΩ potentiometer,2N3904 TR, 2N4401TR, DC Power Supply실험 방법Part 1. Collector-Feedback ConfigurationCircuit Specifications:Vcc = 15VIcQ = 5mAVcEQ = 7.5VDesign Procedure:a. (calculatecd) Rc = 1.5kΩ(commercial value) Rc = 1.5kΩc.(measured) RB = RF1 + RF2 = 192.2kΩ(commercial value) RB =200kΩd. (measured) VRc =7.66V(measured) VCEQ = 7.63V(from measured)IcQ =

Design of BJT Bias Circuits실험 주제피드백 회로, 이미터 안정화 회로, 전압 분배기 회로를 설계할 줄 안다.실험 장비DMM, Resistors(300Ω, 1.2kΩ, 1.5kΩ, 3kΩ, 15kΩ, 100kΩ), 1MΩ potentiometer,2N3904 TR, 2N4401TR, DC Power Supply실험 방법Part 1. Collector-Feedback ConfigurationCircuit Specifications:Vcc = 15VIcQ = 5mAVcEQ = 7.5VDesign Procedure:a. (calculatecd) Rc = 1.5kΩ(commercial value) Rc = 1.5kΩc.(measured) RB = RF1 + RF2 = 192.2kΩ(commercial value) RB =200kΩd. (measured) VRc =7.66V(measured) VCEQ = 7.63V(from measured)IcQ =

JFET의 구조그림12-1은 JFET의 구조를 나타낸 것이며, (a)는 N-채널 JFET이고 (b)는 P-채널 JFET이다. 그림12-2는 JFET의 전기적 심벌이다. JFET의 동작원리 및 출력특성JFET에는 gate, source, drain의 3단자가 있으며, 각 단자의 역할을 그림 12-3의 수도관에 비교하여 설명하면 이해가 쉬울 것이다. 먼저 source는 spigot으로부터 물을 공급하는 역할, gate는 입력신호를 받아 물의 흐름을 조절하는 역할을 하며, drain은 물의 흐름을 받아들이는 역할을 한다. 물론, 물의 흐름은

Fluid Circuit목 차1.실험 목적2.실험 이론3.실험 기구4.방법 및 유의사항5.실험 결과6.결과값의 고찰7.고찰 및 평론8.참고 문헌Fluid Circuit1. 실험 목적⑴ 비 압축성 유체가 관 내를 흐를 때 발생하는 압력의 강하를 이해한다.⑵ 흐름에서 유속과 마찰계수, Reynolds Number, 조도, 두 손실의 관계를 실험을 통해 알아본다.2. 실험 이론유체가 직선 관, T자, 엘보(Elbow), 벤튜리 유량계, 오리피스 유량계 등을 통해 흘러가는 동안에 생기는 두 손실을 구하