9장 VHDL 설계 툴 사용법 예비
- 등록일 / 수정일
- 페이지 / 형식
- 자료평가
- 구매가격
- 2021.01.07 / 2021.01.07
- 16페이지 / pdf (아크로벳 파일)
- 평가한 분이 없습니다. (구매금액의 3%지급)
- 1,000원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
추천 연관자료
- 하고 싶은 말
- 전자공학부 2학년 실험 보고서입니다.
- 본문내용
-
3. 예비보고
가. Xilnx VHDL 프로그램에 대하여 조사하고 설명하라. ☞ VHDL(VHSIC Hardware Description Language)은 디지털 회로 및 혼합 신호(mixed-signal, 아날로
그 신호 포함)를 표현하는 하드웨어 기술 언어이다. FPGA나 집적회로 등의 전자공학 회로를 처리하는
설계 자동화에 사용한다. 주로 디지털 회로 설계에 사용된다. 기존의 심볼에 의한 회로도 작성 대신 언어적 형태로 전자회로의
기능을 표현한다. 아날로그 신호(mixed-signal)는 VHDL-AMS(VHDL Analog and Mixed-Signal
Extensions)로 표현하나, 실제 활용면에서 디지털회로에 많이 적용되어 사용한다. VHDL로 표현된 회로는, 실제 동작하는 기능적 소자로 변환하는 합성(synthesis) 과정을 거치면 동작할
수 있는 회로가 완성된다. 이때 FPGA나 ASIC 등을 위한 환경에 따라 합성된 실제회로의 소자가 달라
지기 때문에 칩 설계 시 목적에 맞는 소자가 합성되도록 하는 개발도구가 존재한다. 예를 들어 FPGA를
판매하는 회사는 보통, 회로 입력(심볼 및 VHDL코드) 부터 시작해서 VHDL 코드의 합성, 모듈(소자)의
배치 등을 지원하는 도구를 지원한다.
자료평가
-
아직 평가한 내용이 없습니다.