11 CMOS inverter와 NMOS inverter의 power consumption

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2020.09.22 / 2020.09.22
  • 4페이지 / fileicon hwp (아래아한글2002)
  • 평가한 분이 없습니다. (구매금액의 3%지급)
  • 1,900원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
하고 싶은 말
IT시스템설계,RLC회로,DIODE회로,RLC,DIODE,시스템설계,피스파이스,홍익대학교,전자전기공학부,MOSFET DIGITAL
목차
1. 과제 목표

2. 과제 내용
1) CMOS inverter회로 구성하기
2) NMOS inverter회로 구성하기
3) Power consumption 들여다보기
4) 시뮬레이션 결과(1)
5) 시뮬레이션 결과(2)
본문내용

2. 과제 내용

1. Power consumption 들여다보기

일단, 둘의 파워소모를 들여다 보기 전에 앞서서, NMOS 인버터와 CMOS 인버터의 동작을 들여다 보자. CMOS의 경우 입력전압이 HIGH->LOW로 갈 때, 위쪽의 PMOS가 켜지면 아래의 NMOS가 꺼지는 방식이고, VCC에서 PMOS를 걸쳐서 커패시터에 충전이 된다. 충전이 되면 커패시터에 흐르는 전류가 Positive하게 흐른다. 반대로, 입력전압이 LOW->HIGH로 갈 때, NMOS는 켜지고 PMOS는 꺼진다. 이때, 충전되었던 커패시터에서 방전이 되면서, 커패시터에 흐르는 전류가 Negative하게 흐르게 되는 것이다
자료평가
    아직 평가한 내용이 없습니다.
회원 추천자료
  • [실험] RLC 소자의 이해, CMOS-TTL interface
  • 11(4) 4051(5) Resistor 470Ω, 1㏀, 4.7㏀, 10㏀, 15㏀, 47㏀(6) Power supply, Oscilloscope, Function Generator실험1. CMOS-TTL interface4. 예비 과제(1) TTL 특성과 CMOS 특성을 기술하라.TTL (time-to-live)TTL은 IP 패킷 내에 있는 값으로서, 그 패킷이 네트웍 내에 너무 오래 있어서 버려져야하는지의 여부를 라우터에게 알려준다. 패킷들은, 여러 가지 이유로 적당한 시간 내에 지정한 장소에 배달되지 못하는 수가 있다. 예를 들어, 부정확한 라우팅 테이블의 결합은 패킷을

  • [실험] RLC 소자의 이해, CMOS-TTL interface
  • 11(4) 4051(5) Resistor 470Ω, 1㏀, 4.7㏀, 10㏀, 15㏀, 47㏀(6) Power supply, Oscilloscope, Function Generator실험1. CMOS-TTL interface4. 예비 과제(1) TTL 특성과 CMOS 특성을 기술하라.TTL (time-to-live)TTL은 IP 패킷 내에 있는 값으로서, 그 패킷이 네트웍 내에 너무 오래 있어서 버려져야하는지의 여부를 라우터에게 알려준다. 패킷들은, 여러 가지 이유로 적당한 시간 내에 지정한 장소에 배달되지 못하는 수가 있다. 예를 들어, 부정확한 라우팅 테이블의 결합은 패킷을

  • [반도체 공정] High-k 물질
  • inverted state VG : voltage applied to the transistor gate VD : voltage applied to the transistor drain VT : threshold voltageJustification for sustaining/increasing capacitance(2)It can be seen that in this approximation the drain current is proportional to the average charge across the channel with a potential and the average electric field along the channel direction. Initially, ID increases linearly with VD and then eventually saturates to a maximum when VD,sat = VG − VT to yieldThe term (VG − VT) is limited in range due to reliability and room temperature operation constraints,

  • VLSI_digital_circuit_design_Add_Shift_Multiplier_layout_simulation
  • 115 vdd gnd 114 62 115 nandX119 vdd gnd 53 117 63 118 119 a2n3X122 vdd gnd a3 120 121 122 a2n2X55 vdd gnd 80 79 54 55 muxX57 vdd gnd 92 91 56 57 muxX73 vdd gnd 72 63 73 norX110 vdd gnd 105 61 109 110 o2n2X113 vdd gnd 84 111 112 113 o2n2X116 vdd gnd 114 62 115 116 o2n2X60 vdd gnd 119 122 60 xorx8 vdd gnd 73 b3 5 andx0 vdd gnd 74 clk p0 dffx1 vdd gnd 113 clk p1 dffx2 vdd gnd 55 clk p2 dffx3 vdd gnd 57 clk p3 dffx4 vdd gnd 116 clk p4 dffx5 vdd gnd 110 clk p5 dffx6 vdd gnd 60 clk p6 dffx7 vdd gnd 5 clk p7 dff.op.tran 0.2n 400n.probe.end26② ** invert

  • [국제경영] 핀란드 시장조사-경제, 사회, 문화(영문)
  • Style and Cultural Features in High/Low Context Communication Cultures:A Case Study of Finland, Japan and IndiaContemporary Finnish Aesthetics(Arto Haapala, University of Helsinki, 2011)http://en.wikipedia.org/wiki/RegionsofFinlandhttp://www.unicef.org/infobycountry/finlandstatistics.htmlhttp://www.kwintessential.co.uk/resources/global-etiquette/finland-country-profile.htmlhttp://www.1uptravel.com/international/europe/finland/topography.htmlhttp://www.geert-hofstede.com http://www.communicaid.com/access/pdf/library/culture/doing-business-in/Doing%20Business%20in%20Finland.pdf

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.