[가산기] 가산기
- 등록일 / 수정일
- 페이지 / 형식
- 자료평가
- 구매가격
- 2009.03.17 / 2019.12.24
- 10페이지 / hwp (아래아한글97)
- 평가한 분이 없습니다. (구매금액의 3%지급)
- 1,000원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
9
10
추천 연관자료
- 하고 싶은 말
- 지난 학기에 중간고사 대체 레포트로 작성했던 A+ 보고서입니다.
- 목차
-
1. 실험제목
2. Abstract
3. 이론
(1) 반가산기
(2) 전가산기
(3) 10진 가산기
4. Simulation
5. 실험 결과
6. 고찰
(1) 반가산기와 반가산기
(2) 병렬가산기
- 본문내용
- ☞ 디지털 컴퓨터들은 다양한 정보처리 작업을 집행한다. 그 때 여러 가지 계산을 만나게 되는데, 그중 가장 기본적인 것이 두 비트의 덧셈이다. 이 간단한 덧셈은 4가지 가능한 기본 연산들로 구성된다. 즉, 0+0=0, 0+1=1, 1+0=1, 1+1=10 처음 3개의 연산은 함 디지트로 된 합을 산출한다. 피가수와 가수가 둘 다 1일 때 그 합은 2개의 디지트로 구성된다. 이 때, 두 디지트 중 앞의 디지트를 캐리(carry : 자리 올림수)라고 한다. 피가수와 가수가 여러개의 디지트로 구성되어 있을 때 바로 전의 두 디지트의 합에 의해 생성된 캐리는 현재의 두 디지트에 덧붙여져 3개의 디지트가 더해지게 된다. 이와 같이 세 비트의 덧셈을 집행하는 조합 회로를 전가산기(full adder:FA)라 하고, 캐리를 생각하지 않고 다만 두 비트만을 더하는 조합 회로를 반가산기(half adder : HA)라 한다. 2개의 반가산기를 사용하여 전가산기를 제작할 수 있다.
자료평가
-
아직 평가한 내용이 없습니다.