레포트 (24)
결과가 출력되기까지의 연산시간이 설정한 시간보다 작도록 설계하여 경제 요건을 충족시켜야 하고, 설계한 곱셈기의 출력단자에서 읽을 수 있는 신호가 주어진 입력에 대한 곱셈 결과인지에 대해 쉽게 알 수 있도록 설계하여 안정성과 신뢰성을 구현해야 한다. 설계된 곱셈기는 8-bit의 입력을 가지며
9페이지 | 2,000원 | 2013.12.23
결과값을 이전 스테이지에서 나온 Sum값과 더하는 구조로 되어있다.지금까지 설명한 모듈로 곱셈 방식을 이용한 모듈로 멱승은 지수 E 또는 D값을 비트별로 스캔하여 제곱과 곱셈을 반복하는 LR-method9를 사용하였으며, 멱승시 전처리와 후처리를 포함한 전체 프로세스 과정을 식 3에 알고리즘으로 표현
7페이지 | 5,000원 | 2013.08.20
[통신이론] Costas검파를 이용한 동기 검파 및 비교
결과 분석 및 고찰○PPT 작성 및 수정○○발표 준비○NO.성명소속담당분야참여량(%)학과학번학년1김영근전자공학과20051136564계획서 &PPT작성33.42김용수전자공학과20071119763매틀랩코딩33.33이지혜전자공학과20091124093보고서 작성33.3제 3 장 결과 및 토의제 1 절 실험 결과 및 토의
17페이지 | 1,900원 | 2012.07.25
결과제안하는 시스템을 FPGA에 구현하였다. RF 신호를 주고 받는 Transmitter와 Receiver, 외부 메모리인 SDRAM을 제어하는 SDRAM Controller, 디지털 신호를 동작시키기 위한 Clock Divider, 그리고 입체 음성을 생성하는 Sound Generator가 시스템의 메인 모듈들이다. 구현된 칩은 그림 14과 같다.그림 14. 시스템 온 칩제안
23페이지 | 1,900원 | 2012.06.16
[통합설계] RC(Radio Control)헬기 제작 설계
결과 콘덴서의 양단에 전위차가 발생한다.2) 전압증폭기를 사용했을 때 발생하는 문제일반적으로 센서와 계측기 본체를 접속할 때는 외부로부터 유도 잡음을 방지하기 위해 실드 케이블을 사용한다. 이때 중심 도체와 외부 shield체 간에는 정전용량 CC가 형성되므로 센서의 정전 용량 CS와 병렬로 접속
27페이지 | 1,800원 | 2011.11.02
결과 모터드라이브 각 단자에서 원하는 파형이 나오지 않고 이로 인해 스텝모터가 작동하지 않았음. 디버그를 할 충분한 시간이 남지 않은 시점이여서 시간상의 문제로 인해 다른 모터드라이브(AM-MS2)를 구입하기로 결정- AM-MS2 FAST PWM모드에서는 파형의 주기를 조절 할 수 없어서 속도 조절이불
42페이지 | 2,800원 | 2011.04.25
곱셈기 작동원리8비트 곱셈기2진수 곱셈은 10진수 곱셈과 마찬가지로 피곱셈수 각 자리수의 값을 곱셈수에 한 자리씩 밀면서 곱하면 된다. 4bit * 4bit = 8 bit의 결과값이 나오며 곱셈의 회로는 다음과 같다.그런데 우리가 구성한 회로에는 그림과 같이 4bit adder를 사용하지 않고 4bit 산술 회로를 사용하여
17페이지 | 1,700원 | 2011.04.06
곱셈기 및 나눗셈기 구현 토의 및 설계.일 자2010. 11. 23 화요일참 여 인 원모든 조원장 소컴퓨터실내 용16bit BCD 구현 토의 및 설계. (7segement를 이용하여 백의자리까지 출력)일 자2010. 11. 25 목요일참 여 인 원모든 조원장 소강의실내 용MUX를 이용한 디지털계산기 구현 토의 및 설계.일 자2010. 11.
8페이지 | 1,400원 | 2011.03.23
결과를 얻기 위해서는 이상적인 필터가 필요하므로 사실상 실현이 불가능하다.② 위상천이 방법- 위상천이기를 통하여 Hilbert 변환한 신호를 이용하여 원하지 않는 주파수 성분을 상쇄시키는 방법이다- 장점은 필터가 사용되지 않는다.- 단점으로는 정보 신호 m(t)에 대한 -90° 위상 천이를 구현하는
26페이지 | 2,000원 | 2011.01.05
[컴퓨터,컴퓨터공학,컴퓨터과학] 방송통신대 디지털 논리회로 중간,기말 완벽 정리
곱셈기2진수의 곱셈 과정: B1 ~~~~~~ B0→ 피승수×) A1 ~~~~~~ A0→ 승수A0 B1 ~~~ A0 B0A1 B1 ~~~ A1 B0S3 S2S1 S0→ 곱셈결과HAHAB1A1B0A1B1B0B1B1B0B0A0A1B1B0B1B0S3S2S1S0A1B1B0B1B0A1 B1A1 B0A0 B1A0 B0그림 5.19 2-비트×2-비트 곱셈기◈ 5.4 여러 가지 조합논리회로(I)
75페이지 | 500원 | 2008.06.28