레포트 (95)
[전자공학과] VHDL[VHSIC HardwareDescription Language]에 대하여
VHDL에 대하여(VHSIC HardwareDescription Language)- 목차1. VHDL의 뜻2. VHDL이 만들어진 배경3. VHDL의 장점4. VHDL의 단점5. 하드웨어 디자인과 프로그래밍 언어적 디자인6. 제품제작에 VHDL이 쓰이는 과정7. VDHL의 규칙8. VDHL용어의 정의와 표현 9. VHDL 예약어 / 키워드10. VHDL 주석11. VDHL 식별어12. VDHL 기본구성과
10페이지 | 2,200원 | 2013.12.23
◑ VHDL(Very High Speed Integrated Circuit Hardware Description Language) 특징 VHDL은 IEEE에 의해 공인되어 하드웨어 개발과 문서화에 표준언어로 사용된다. 광범위한 기술 능력으로 시스템 레벨에서 게이트 레벨까지 하드웨어 회로 표현이 가능하다. ◑ VHDL 규칙과 표현 1. VHDL의 규칙 ① VHDL은 다른 언어와는 달리 대
15페이지 | 1,000원 | 2003.11.23
디지털공학실험 - 10장, VHDL 설명 및 문법 예비보고서1. 목적가. VHDL의 특징과 설계기법에 대하여 학습한다.나. VHDL 설계를 위한 기본적인 문법을 학습한다.2. 이론가. VHDL의 역사VHDL은 상위의 동작 레벨부터 하위의 게이트 레벨까지 하드웨어 및 그 동작을 기술할 수 있도록 만들어진 하드웨어 기술
9페이지 | 1,000원 | 2021.01.07
디지털공학실험 - 9장, VHDL 설계툴 사용법 예비보고서1. 목적가. VHDL의 설계 툴 중 하나인 Xilinx VHDL의 설치법을 익힌다.나. Xilinx ISE Design Suite를 이용하여 VHDL 설계에 대해서 이해하고 사용법을 익힌다.다. Xilinx ISE Design Suite의 컴파일러와 시뮬레이터를 이용하여 VHDL로 설계한 회로에 대한시뮬레이션 방
16페이지 | 1,000원 | 2021.01.07
[디지털 회로설계] VHDL을 통한 Gray Code 설계
디지털 회로설계1. 제목 : VHDL을 통한 Gray Code 설계2. 개요 : 1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.2) 방법 : (1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
6페이지 | 1,500원 | 2013.12.23
VHDL을 이용한 inertial delay와 transport delay 확인
1. Title: VHDL을 이용한 inertial delay와 transport delay 확인 2. purpose: 작성한 vhdl code와 시뮬레이션 결과를 첨부하고, inertial delay와 transport delay의 차이점에 주목하여 결과를 비교한다. 3. Theory 전파지연시간(propagation delay) 신호 값의 변화가 입력에서 출력까지 전달되는 데 걸리는 시간 작동시간은 전
6페이지 | 2,000원 | 2015.07.25
디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
1. Title: VHDL을 이용한 inertial delay와 transport delay 확인 2. purpose: 작성한 vhdl code와 시뮬레이션 결과를 첨부하고, inertial delay와 transport delay의 차이점에 주목하여 결과를 비교한다. 3. Theory 전파지연시간(propagation delay) 신호 값의 변화가 입력에서 출력까지 전달되는 데 걸리는 시간 작동시간은 전
6페이지 | 1,500원 | 2014.05.20
VHDL을 이용한 엘리베이터 설계1.엘리베이터 설계에 관련된 스위치와 LED 명칭엘리베이터는 다음과 같이 동작한다.아래층에서 위층으로 올라가는 도중에 위층과 아래층의 버튼이 동시에 눌러지면 일단은 위층에 갔다가 다시 내려온다. 반대로 내려오는 도중에 위층이나 아래층이 동시에 눌러지면 아
10페이지 | 2,000원 | 2015.07.25
VHDL에 관하여목차1. Entity2. Architecture3. Component Instantiation4. Configuration5. Concurrent Statement6. Sequential Statement7. Delay Modeling8. Operator9. Block & Scope Rule10. Attribute1. Entity DeclarationVHDL을 사용하여 하드웨어를 표현하기 위한 기본 구성은 Entity와 Architecture으로 나눌수 있으며 entity는 하드웨어의 인터페이스를
21페이지 | 2,000원 | 2006.07.08
VHDL 모델링 및 합성을 통한 3색교통 신호 제어기 설계
VHDL 모델링 및 합성을 통한 3색교통 신호 제어기 설계목차1. 교통 신호 제어기(TLC)의 개요2. 하위 레벨 성분의 VHDL모델링3. 교통신호 제어 흐름도1. 교통 신호 제어기(TLC)의 개요차량의 통행이 많은 교차로와 간선 도로 상의 차량의 흐름을 원활하게 하면서 동시에 차량이 많이 집중되어 있을 때에는
5페이지 | 1,500원 | 2006.04.07
- %EC%82%AC%ED%9A%8C%EB%B3%B5%EC%A7%80%EC%82%AC%EC%9D%98 %EC%9C%A4%EB%A6%AC%EA%B0%95%EB%A0%B9%EA%B3%BC %EB%85%B8%EC%9D%B8%
- Hayt의 전자기학 9판 - 3장 연습문제 솔로션 Engineering electromagnetics 9th - chapter 3
- W 緬甸賭場 lcsnc.com media js netsoltrademark.php?d=www.fabtemplatez.com
- 논설문 예시
- 맹자와 순자의 사상비교 공통점과 차이점
- 문제 워먼트
- 전기화학 오승모 솔루션
- 정신간호학 간호진단: 사회적상호작용장애 Impaired social interaction 간호과정
- 최신통신이론 연습문제
- 회로이론2 12장 연습문제 풀이