레포트 (127)
래치와 플립플롭1. 실험 목적- SR 래치와 D 래치에 대한 논리회로를 이해하고, 각 래치에서 출력을 예측할 수 없는 경우를 분석한다. 주종 JK 플립플롭과 에지트리거 JK 플립플롭의 구조와 동작원리를 이해한다.2. 실험 해설A. Latches/Filp-flops- 기본적인 기억소자로서 1비트의 정보를 저장할 수 있는 가장
12페이지 | 2,000원 | 2014.09.05
[디지털 공학] 15 D 래치 및 D 플립-플롭 예비, 결과보고서
15 D 래치 및 D 플립-플롭■ 실험목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.●래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증●NAND 게이트와 인버터를 이용한 게이트를 D 래치 구성 및 시험●D 플립-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조사■사
13페이지 | 2,000원 | 2013.12.23
쌍안정 회로와 RS 래치♦ 실험목적 쌍안정 회로의 동작을 이해하고 메모리 기본 소자의 개념을 파악한다. 2개의 NOR 게이트 또는 2개의 NAND 게이트로 RS 래치를 구성하여 동작을 실험한다. 래치가 어떻게 SPDT 스위치의 동작에서 debounce 시키는 지를 증명한다. 4개의 NAND 게이트와 하나의 인버터를
5페이지 | 1,200원 | 2010.01.05
디지털공학실험 15장 D 래치 및 D 플립-플롭(예비)
15D 래치 및 D 플립-플롭■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증● NAND 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험● D 플롭-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조합
11페이지 | 2,500원 | 2013.10.23
[Verilog프로그래밍]D래치, 플리플롭, shift register
1. 목적Verilog의 연속할당문을 사용한 래치 설계 방법과 always 문을 사용한 동작적 모델링 방법의 래치, 플립플롭 설계 방법을 익히고 이를 간단한 회로의 설계에 적용한다.2. 기초지식- feedback이 있는 dataflow 모델링 방법동작적 모델링에서 회로의 동작은 부울함수와 수식으로 기술 할 수도 있고 알고
6페이지 | 1,500원 | 2013.12.23
실험8. 플립플롭 및 래치1. 목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 이론1) 그림 8-1은 교차교합(cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로 RS 래치라고 불리는 기본 기억 소자
4페이지 | 0원 | 2004.05.19
플 립 플 롭 플립플롭과 래치는 두개의 안정된 상태 중 하나를 가지는 1비트 기억소자플립-플롭 클럭신호가 Rising 할 때만 출력값이 변함.Edge-triggered 방식으로 동작래치Enable 제어신호가 ‘1’인 동안에 SR입력이 변화하면 이에 따라 출력(Q)값이 변함Level-triggered 방식
18페이지 | 1,800원 | 2014.01.14
“순서 논리회로”*순서 논리회로- 개요 순서 논리회로(Sequentia logic circuit)조합 논리회로와 플립플롭(flipflop)을 가지고 구성한 회로기억능을 가진 기억소자인 래치(latch)나 플립플롭을 사용한다.현재의 입력과 이전의 회로 내부 상태에 의해서
18페이지 | 800원 | 2019.05.14
디지털공학실험 - 4장, 각종 래치와 플립-플롭 결과보고서◈ 실험 결과 및 검토가. RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라.☞ 브레드보드에 SR 래치를 구현한 모습빨간선 - 위가 R, 아래가 S / 검정선 - 위가 Q, 아래가 Q’※ R = ‘L’ , S = ‘H’ 일 때를 측정 후 R = ‘L’ , S = ‘L’
4페이지 | 1,000원 | 2021.01.07
디지털공학 실험데이터 처리 회로R-S 래치R-S F/FD F/FT F/FJ-K F/F R-S래치수동적 또는 전자적 조작으로 상태를 바꾸지 않는 한 그 상태를 유지해 주는 장치 또는 회로를 말한다. 주어진 상태를 보관 유지할 수 있도록 NAND 게이트NOR 게이트를 이용하여 회로를 구성한다. 논리 회로로 구성되었기 때문에
16페이지 | 800원 | 2016.03.06