통합검색 (127) |
레포트 (127) |
방송통신대 (0) |
자기소개서 (5) |
독후감/감상문 (7) |
사업계획서 (0) |
기업보고서 (0) |
서식 (0) |
표지/속지 (0) |
PPT템플릿 (0) |
레포트 (127)
[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서
회로가 복잡해지게 된다. 회로가 복잡해지고 수많은 입력을 받아 처리해야 하는 만큼 carry를 계산하는 데에도 delay가 생기고 16 bit, 32 bit 등등 점점 계산해야 할 비트가 많아지면 비효율적이 되므로 아예 다른 방식을 사용하거나 4 bit, 8 bit adder를 여러 개 붙여서 사용하는 것이 일반적이다.- 지연을 개선
6페이지 | 1,000원 | 2007.10.27
[전기전자] [디지털논리회로]멀티플렉서, 디멀티플렉서(Multiplexer, Demultiplexer) 실험결과보고서
4×1 멀티플렉서 2개를 가지고 8개의 입력을 2개로 추린 다음, 2×1 멀티플렉서를 가지고 1하나의 최종 출력을 가지는 것이다. 맥스플러스로 코드를 짤 때는 아마도 위와 같이 일대일 대응의 방식으로 짤 듯싶다. 하지만 회로도의 원리는 바로 이와 같다는 것을 확인하도록 하자.(2) 결과 토의- 이번 실험의
5페이지 | 1,000원 | 2007.10.27
기초부터 응용까지 Verilog HDL- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.Gate level modelingmodule AddSubtractioninput m;input 3:0 a,b;output 3:0 s;output c,v;wire 4:1 cn ;wire 3:0 n ;xor U1(n0,m,b0);xor U2(n1,m,b1);xor U3(n2,m,b2);xor
4페이지 | 1,200원 | 2013.12.23
전기 전자통신 교수 학습지도안 디지털 논리회로 수업계획
전기․전자통신전공 2학년평가의 기본원칙가. 교육 과정에 제시된 목표를 염두에 두고 평가를 실시하되, 평가가 어느 특정 영역이나 내용에만 치우치지 않도록 한다.나. 목표 및 학습 내용상의 특성들을 고려하여 학습 과정이나 결과를 수시로 평가하도록 한다.다. 단순하고 지엽적인 내용의 평가보
10페이지 | 800원 | 2019.05.14
- %ec%82%ac%ed%9a%8c%eb%b3%b5%ec%a7%80%ec%82%ac%ec%9d%98 %ec%9c%a4%eb%a6%ac%ea%b0%95%eb%a0%b9%ea%b3%bc %eb%85%b8%ec%9d%b8%
- Kuo의 자동제어 10판
- ocu 항공우주학개론
- W 緬甸賭場 lcsnc.com media js netsoltrademark.php?d=www.fabtemplatez.com
- 신약성경의 구조를 HEP의 관점
- 어머니가 어린아들과성관계후 임신
- 온채움 자기소개
- 인체안의 전쟁 족보 조선대
- 정해진 농도의 용액 제조 고찰
- 조현병: 망상적 사고와 관련된 사고과정장애 Disturbed Thought process 간호과정