MOS Capacitor 제작 공정 실험

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2014.12.23 / 2019.12.24
18페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
1,900원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: 1. Introduction
1-1 실험 목적
1-2 배경 이론
2. Experiment
2-1 실험 방법
3. Result and Discussion
3-1 Result
3-2 Discussion
4. Conclusion
5. Reference

본문내용: 1. Introduction

1-1 실험 목적

이번 실험의 목적은 MOS Capacitor를 직접 제작해보며 그 공정을 이해하는 것이다. 또한 유전층의 종류(SiO2, Al2O3)에 따라 MOS Capacitor 의 전기적 특성이 어떻게 달라지는지 살펴보고 변화하는 Capacitance 의 차이를 분석한다. 이를 바탕으로 각 유전층의 유전상수(dielectric constant)를 실험적인 데이터를 통해 계산한 후 실제 값과 비교하여 본다.

1-2 배경 이론

1-2-1 MOS Capacitor

그림 1.1 Capacitor

그림 1.2 MOS capacitor

Capacitor(축전기)란 전기회로에서 전기용량을 지녀 전하를 축적시키는 소자를 지칭한다. MOS Capacitor란 Metal-Oxide-Semiconductor(금속-산화물-반도체)의 3중 구조를 말한다. Metal-Insulator-Semiconductor(금속-절연체-반도체) 구조 중에서 가장 널리 이용된다. 실제로는 실리콘 기판위에 SiO2 박막을 형성하고 그 위에 금속 전극을 배치한다. 이 구조를 접합구조로 한 MOS 다이오드, 전계효과 트랜지스터(FET)의 게이트에 사용한 MOSFET 등의 장치에 응용되고 있다.

(1) MOS의 구조
MOS는 반도체 기판위에 이산화규소(Si02)로 된 Depletion layer(공핍층)와 금속층을 쌓아서 얻어진다. SiO2가 유전체(dielectric) 물질이므로 평행판축전기(두 개의 도체판으로 구성된 축전기)의 두 금속 전극 중에서 하나를 반도체로 대체한 것과 같은 구조이다.

(2) MOS Capacitor의 동작 원리
MOS의 capacitance는 Gate에 가해지는 전압()에 의존하며, 그에 따라 두 가지 전압(flat band voltage, threshold voltage)을 기준으로 크게 세 가지 동작 영역(accumulation, depletion, inversion), 그리고 그 사이의 flat band condition으로 구분된다. 그리고 이 세 가지 영역은 각각 가해지는 전압에 따른 반도체 표면의 상태 변화를 나타낸다.

참고문헌: [1] Solid State Electronic Devices - Ben Streetman, Sanjay Banerjee 6th, 2005년 [2] 전자기학 - popovic zoya, 박동철 외 역
[3] 한국진공학회지 제 10권 제 1호, 2001년
[4] 엔지니어를 위한 기초전자공학 -明正水
[5] Journal of the Korean Physical Society, Vol. 40, 1, January 2002, pp. 64~67
[6] http://ecee.colorado.edu/~bart/book/book/chapter6/ch6_3.htm
[7] 재료전자기학 - 염근영교수님 강의노트
[8] http://blog.naver.com/hukyoung84?Redirect=Log&logNo=20093844384 RCA cleaning
[9] Thermal Evapotator : www.yoosung-vacuum.co.kr/kr/product/03.htm
[10]http://www.home.agilent.com/en/pd-582565-pn-B1500A/semiconductor-device-analyzer?&cc=KR&lc=kor

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

MOS Capacitor의 제작 및 C-V, I-V 측정

함께하는 반도체 소자」,민홍식 외 3, 대영사, 2005반도체 공학, Taizo Irie, Saburo Endo, 유순재 역, 북스힐, 2010SOLID STATE ELECTRONIC DEVICE 6th,BenG.StreetmanMicroelectronics Processing Technology – Metal Oxide Semiconductor Capacitor, spring 2004C-V Characterization of MOS capacitors using the model 4200-scs semiconductor characterization system, KEITHLEY Application Note Series, #2896Solid State Electronic Devices. - BEN G. STREETMAN 네이버 백과사전, 위키피디아 백과사전이후정교수님 「반도체공학개론 수업자료」

[전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석

전자재료실험결과보고서열처리 시간에 따른 C-V I-V 특성 분석* SiO2 300nm, 열처리 시간 - 0분 5분 10분 1. 실험목적MOS Capacitor를 직접 제작하며 공정을 이해하고, Dielectric 재료와 열처리 시간 변수에 따른 MOS Capacitor의 특성 및 구동원리를 이해한다.2. 실험배경인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등 많은 분야에서 비약적인 발전

[레포트]isrc 실습 보고서

서울대학교 반도체 공동 연구소(ISRC) 실습 보고서▶실험 목표반도체 Process를 이용하여 기본적인 MOS capacitor를 제작하고, C-V 특성을 측정함으로써 반도체 공정을 기본적으로 이해할 수 있도록 한다.▶실습에 쓰인 장비 및 주의사항☞장비Marking & resistivity 측정Laser Masker & 4-point probeCleaningWet StationOxidation & oxide thickness 측정Furnace & Ellipsometer(M-2000V)Backside oxide etchDry EtcherMetal depositionEndura sputterPhoto lithographyNikon stepper & AlignerM

[전자재료실험] MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정하여 예상 결과와 비교

MOS capacitor3) Inversion상태에서의 MOS capacitor3.실험 방법 4. 예상 결과 5. 실험 결과 (1) 산화물의 두께 별 C-V그래프의 변화 1) 두께에 따른 이론상의 C-V그래프의 경향 2) 10Hz에서의 두께에 따른 C-V그래프의 경향 3) 1kHz에서의 두께에 따른 C-V그래프의 경향 4) 1MHz에서의 두께에 따른 C-V그래프의 경향 (2) AC전압의 frequency 별 C-V그래프의 변화 (3) 두께별 I-V 그래프의 변화6. 결론 (1) 실험결과 분석 (2) 오차의 원인 분석 1) 기계의 오작동 또는 샘플 제작 시

[전자재료실험] MOS 캐패시터

capacitor의 능력이 다르다는 것을 알 수 있으며, 또한 누설 전류가 커진다는 것을 알 수 있다. 반대로 막의 두께가 두껍게 되면 전압을 걸어줘도 SiO 2막 밑으로 영향을 미칠 수 없으므로 Channel을 형성을 하지 못해 capacitor로서 역할을 하지 못한다는 것을 알 수 있다.이 실험 결과로 보아 여기에서 이상적인 SiO 2막의 두께는 200A로 볼 수 있다. 목차1. 실험 목표2. 이론적 배경3. 실험 방법4. 결과 및 고찰100A100A capacitance(F)200A capacitance(F)300A capacitance(F)

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인