[전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험
- 등록일 / 수정일
- 페이지 / 형식
- 자료평가
- 구매가격
- 2013.04.11 / 2019.12.24
- 8페이지 / hwp (아래아한글2002)
- 평가한 분이 없습니다. (구매금액의 3%지급)
- 1,200원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
추천 연관자료
- 목차
-
1. 실험목적
2. 실험배경
3. 실험이론
1) Mos Capacitor
2) C-V 그래프
3) I-V 그래프
4. 변수설정 및 결과예상
1) 산화막의 두께
2) 금속 전극의 종류
5. 실험 과정
1) Si wafer 준비
2) Metal 증착
3) 반대전극 형성
4) 시편의 전기저항 측정
5) I-V, C-V 그래프 측정
6. 결 과
1) I-V 그래프
2) C-V 그래프
6. 고 찰
1) I-V 그래프
2) C-V 그래프
7 결 론
8. 참고문헌
- 본문내용
-
1. 실험목적
MOS capacitor를 직접 제작하며 그 작동 원리를 이해한다. 또한 산화층(SiO2)의 두께(100nm, 200nm, 300nm)와 금속게이트(Au, Ti)를 변수로 하여 이들의 차이에 의한 C-V, I-V 그래프를 분석한 후 이를 바탕으로 산화층의 두께 및 금속게이트의 종류가 MOS capacitor에 미치는 영향을 분석한다.
2. 실험배경
인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등 많은 분야에서 비약적인 발전을 이루고 있다. 이런 인류의 발전의 시작은 바로 미국의 bell 연구소에서 이루어진 최초의 Ge를 이용한 Transistor의 발견이다. 현재는 Ge oxide의 불안정한 상태 때문에 Ge보다는 Si을 사용한 MOSFET이 반도체산업의 중심에 서있다. 전기신호의 증폭과 스위칭을 가능하게 한 Transistor의 기능에 가장 근본적인 원리를 설명하여 줄 수 있는 것이 MOS capacitor 이다.
3. 기본이론
1) Mos capacitor
[ 그림 1 ] The metal-oxide-semiconductor capacitor
그림 1은 Mos capacitor는 Si층과 금속판 사이에 끼어있는 얇은 SiO2층으로 구성된 capacitor이다.
이번 실험의 capacitor는 MOS capacitor인데 일반적으로 MOS capacitor는 metal과 semiconductor 사이에 유전체인 Oxide를 집어넣어서 인력에 의해 전하를 대전하여 축적하는 방식으로 이뤄진다.
여기서 축적된 전하량의 식은 Q=CV [C]이다. MOS Capacitor의 정전용량 C는 유전체의 유전율 ε, 전극의 면적 A에 비례하고 전극사이의 거리에 반비례한다. 따라서 라고 쓸 수 있다.
일반적인 커패시터에서의 d는 두 전극 사이의 거리를 나타낸다. MOS Capacitor에서의 d는 산화물의 두께이다.
Accumulation
(Vg < VFB)
Depletion
(VFB < VG < VT)
Inversion
(VT < VG)
① Accumulation
Vg<0 에서 금속기판은 -전하를 띄게 되고 상대적으로 이 영향으로 아래 Si판의 -전하는 반대방향으로 이동하게 된다. 결국 상대적으로 +전하를 띄는 hole이 SiO2와 Si의 경계쪽으로 모이게 된다. 여기에서 hole은 carrier를 나타낸다. 즉 이 carrier가 경계면에 축적되는 것이므로 accumulation 이라 한다.
[ 그림 2 ] MOS capacitor 에너지 대역도
② Depletion
Vg가 양전압에 가까워질수록 금속기판의 -전하는 적어진다. 결국 결과적으로 carrier인 hole이 SiO2와 Si 경계 쪽에서 줄어들게 되고 Si 기판은 (-) charge를 띄게 되며 이 부분에서는 전기를 통할 수 있는 free carrier 들이 없기 때문에 이 영역을 공핍(depletion)구간이라 한다.
③ Inversion
Vg가 양의 전압으로 커지게 되면 oxide와 Si의 경계면의 hole이 반대쪽으로 밀려나게 되고, 금속기판은 (+)전하를 띄게 되고, 경계면의 Si원자는 (-)charge를 띄게 된다. 이때 hole과 -전자들이 합쳐지고, 남은 소량의 전자들이 Vg가 커짐에 따라 Si과 Oxide의 경계면으로 이동한다. 이때 carrier가 hole에서 (-) charge로 바뀐다. 결국 반도체가 p형에서 n형으로 반전되는 것이므로 inversion이라 한다.
- 참고문헌
-
반도체 물성과 소자 - DONALD A. NEAMEN
기초 반도체소자 - GREG PARKER
현대 반도체 소자 공학 - 첸밍 후
반도체 공학 - 강기성
반도체 소자공학 - 박창엽 외 6
전자재료실험 수업 PPT 자료
자료평가
-
아직 평가한 내용이 없습니다.
오늘 본 자료
더보기
최근 판매 자료
- [분석화학실험] EDTA Titration (우유속의 칼슘정량) 결과레포트
- [정보통신,통신이론,솔루션,연습문제] 통신 이론 2장 솔루션 전부다
- 이재수 수문학(구미서관) 연습문제 2장
- 충북대_일반물리학및실험1_7주차_역학적에너지보존
- 전공면접, 전공 PT 면접 대비 - 기계공학과 전공 면접 기출 질문 모음(건설, 엔지니어링 등)
- [공학]토질공식
- 화학실험보고서 - 이산화탄소의 분자량
- 정보통신학개론_현재 스마트폰은 컴퓨터와 전화기의 기능이 융복합화된 IT기술의 총화라고 할 수 있습니다 본인이 가지고 있는 (관심있는) 스마트폰을 먼저 선정한 후 그 스마트폰의 사양과 특징 그리고 사용된 기술들에 대해 공부하고 조사정리한 내용을 제출하면 됩니다
- [일반화학실험보고서] 일반화학실험보고서-이산화탄소분자량
- 철근 인장강도 실험 결과 및 분석
저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.