[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

  • 등록일 / 수정일
  • 페이지 / 형식
  • 자료평가
  • 구매가격
  • 2012.03.19 / 2019.12.24
  • 25페이지 / fileicon pptx (파워포인트 2007이상)
  • 평가한 분이 없습니다. (구매금액의 3%지급)
  • 1,900원
다운로드장바구니
Naver Naver로그인 Kakao Kakao로그인
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
이전큰이미지 다음큰이미지
목차
1. 실험목적
2. 실험이론
3. 산화층 두께에 따른 MOS 커패시터의 C-V특성 측정
3.1 C-V예상결과
3.2 C-V실험결과분석
4. 산화층 두께에 따른 MOS 커패시터의 I-V특성 측정
4.1 I-V예상결과
4.2 I-V실험결과분석
5. 참고자료
본문내용
전극크기 1mm, SiO2 층 두께 5nm, 10nm,15nm 세 mos 축전기에 대하여 -5V에서 +5V까지 전압에 따른 C값 측정

예상원인 2. SiO2 의 불완전 증착

Chamber 안의 불완전 진공상태로 증착과정에서 SiO2 가 완벽하게 증착 되지 않았을 가능성이 있다.

예상원인 3. Deep depletion 효과

주파수가 높은 전압이 인가된 경우 . capacitance가 일정한 값에 수렴하지 않고 계속하여 감소할 수 있다.


예상원인1. 시편의 옥사이드 층에 발생한 트랩으로 인한 터널링 효과 (TAT:trap assisted tunneling)

자료평가
    아직 평가한 내용이 없습니다.
회원 추천자료
  • [전자재료실험] MOS capacitor의 C-V 실험
  • C-V그래프의 경향 2) 10Hz에서의 두께에 따른 C-V그래프의 경향 3) 1kHz에서의 두께에 따른 C-V그래프의 경향 4) 1MHz에서의 두께에 따른 C-V그래프의 경향 (2) AC전압의 frequency 별 C-V그래프의 변화 (3) 두께별 I-V 그래프의 변화 6. 결론 (1) 실험결과 분석 (2) 오차의 원인 분석 1) 기계의 오작동 또는 샘플 제작 시 실수 2) Leakage current(누설 전류) 3) Deep depletion 7. Reference 1. 실험 목적전자재료실험 결과보고서MOS capacitor의 산화막 두께에 따른 C-V와 I-V값을 측정

  • [전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석
  • 전자재료실험결과보고서열처리 시간에 따른 C-V I-V 특성 분석* SiO2 300nm, 열처리 시간 - 0분 5분 10분 Advanced Material Science & Engineering1. 실험목적MOS Capacitor를 직접 제작하며 공정을 이해하고, Dielectric 재료와 열처리 시간 변수에 따른 MOS Capacitor의 특성 및 구동원리를 이해한다.2. 실험배경인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등

  • [전자재료실험] 열처리 시간에 따른 C-V I-V 특성 분석
  • 전자재료실험결과보고서열처리 시간에 따른 C-V I-V 특성 분석* SiO2 300nm, 열처리 시간 - 0분 5분 10분 Advanced Material Science & Engineering1. 실험목적MOS Capacitor를 직접 제작하며 공정을 이해하고, Dielectric 재료와 열처리 시간 변수에 따른 MOS Capacitor의 특성 및 구동원리를 이해한다.2. 실험배경인류는 집적회로(Integrated circuit; IC)의 개발로 많은 수의 Transistor, Capacitor등이 한 개의 반도체 Chip안에 집적화할 수 있게 되었다. 이 점을 활용해 DRAM, Computer, Display 등

  • [전자재료실험] MOS capacitor 의 C-V, I-V 특성 측정 실험
  • 본문목차1. 실험목적 2. 실험배경 3. 실험이론 1) Mos Capacitor 2) C-V 그래프 3) I-V 그래프 4. 변수설정 및 결과예상 1) 산화막의 두께 2) 금속 전극의 종류 5. 실험 과정 1) Si wafer 준비 2) Metal 증착 3) 반대전극 형성 4) 시편의 전기저항 측정 5) I-V, C-V 그래프 측정 6. 결 과 1) I-V 그래프 2) C-V 그래프 6. 고 찰 1) I-V 그래프 2) C-V 그래프 7 결 론 8. 참고문헌 1. 실험목적MOS capacitor를 직접 제작하며 그 작동 원리를 이해한다. 또한 산화층(SiO2)의 두께(100nm,

  • [전자재료실험] MOS Capacitor
  • - 목차 -1. 실험 목적p. 22. 실험 배경p. 23. 실험 이론p. 2① Si의 특성p. 2② MOS Capacitorp. 3③ E-Beam의 구조와 증착원리p. 84. 실험 방법p. 95. 결과 예측p. 116. 결과 분석p. 12① C-V 결과 분석p. 12② I-V 결과 분석p. 167. 결론p. 198. 참고문헌

오늘 본 자료 더보기
  • 오늘 본 자료가 없습니다.
  • 저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
    사업자등록번호 220-06-55095 대표.신현웅 주소.서울시 서초구 방배로10길 18, 402호 대표전화.02-539-9392
    개인정보책임자.박정아 통신판매업신고번호 제2017-서울서초-1806호 이메일 help@reportshop.co.kr
    copyright (c) 2003 reoprtshop. steel All reserved.