[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서
- 등록일 / 수정일
- 페이지 / 형식
- 자료평가
- 구매가격
- 2012.03.19 / 2019.12.24
- 25페이지 / pptx (파워포인트 2007이상)
- 평가한 분이 없습니다. (구매금액의 3%지급)
- 1,900원
최대 20페이지까지 미리보기 서비스를 제공합니다.
자료평가하면 구매금액의 3%지급!
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
추천 연관자료
- 목차
-
1. 실험목적
2. 실험이론
3. 산화층 두께에 따른 MOS 커패시터의 C-V특성 측정
3.1 C-V예상결과
3.2 C-V실험결과분석
4. 산화층 두께에 따른 MOS 커패시터의 I-V특성 측정
4.1 I-V예상결과
4.2 I-V실험결과분석
5. 참고자료
- 본문내용
-
전극크기 1mm, SiO2 층 두께 5nm, 10nm,15nm 세 mos 축전기에 대하여 -5V에서 +5V까지 전압에 따른 C값 측정
예상원인 2. SiO2 의 불완전 증착
Chamber 안의 불완전 진공상태로 증착과정에서 SiO2 가 완벽하게 증착 되지 않았을 가능성이 있다.
예상원인 3. Deep depletion 효과
주파수가 높은 전압이 인가된 경우 . capacitance가 일정한 값에 수렴하지 않고 계속하여 감소할 수 있다.
예상원인1. 시편의 옥사이드 층에 발생한 트랩으로 인한 터널링 효과 (TAT:trap assisted tunneling)
자료평가
-
아직 평가한 내용이 없습니다.