[전자재료실험] MOS capacitor

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2011.08.18 / 2019.12.24
11페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
1,400원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: 1. 실험 목적

2. 이론적 배경
(1) MOS capacitor의 구조 설명
(2) MOS capacitor의 C-V특성
1) Accumulation상태에서의 MOS capacitor
2) Depletion상태에서의 MOS capacitor
3) Inversion상태에서의 MOS capacitor

3.실험 방법
4. 예상 결과

5. 실험 결과
(1) 산화물의 두께 별 C-V그래프의 변화
1) 두께에 따른 이론상의 C-V그래프의 경향
2) 10Hz에서의 두께에 따른 C-V그래프의 경향
3) 1kHz에서의 두께에 따른 C-V그래프의 경향
4) 1MHz에서의 두께에 따른 C-V그래프의 경향
(2) AC전압의 frequency 별 C-V그래프의 변화
(3) 두께별 I-V 그래프의 변화

6. 결론
(1) 실험결과 분석
(2) 오차의 원인 분석
1) 기계의 오작동 또는 샘플 제작 시 실수
2) Leakage current(누설 전류)
3) Deep depletion

7. Reference

본문내용: C-V그래프의 예상되는 결과를 살펴보기 위해 capacitance를 구하는 식을 살펴보면 다음과 같다.
(k=유전상수, A= 도체판의 단면적, d=절연체의 두께)
Capacitor의 내부를 살펴보면 대전된 도체판에 의해 두 도체판사이의 절연체에 전하가 유도된다. 이 유도된 전하는 절연체의 유전율(permitivity)를 결정하며 모든 절연체는 서로 다른 유전율을 가진다. 측정 면에서 현실적으로 더 많이 쓰이는 값은 k라고 불리는 유전상수(dielectric constant)로, 이 값은 진공의 유전율에 대한 절연체의 유전율의 비(ratio)이다. 그러므로 진공의 경우에는 k=1이고, 모든 물질의 유전 상수는 1보다 큰 값을 갖는다. 유전상수가 크면 클수록 더 큰 capacitance를 얻을 수 있다.
위의 식에서 보는바와 같이 capacitance는 capacitor의 두께(d)가 얇아질수록 커진다. 그러므로 두께가 얇아질수록 capacitance의 크기는 커질 것으로 예상하였다.
I-V 그래프에서는 누설 전류(Leakage current)를 측정 할 수 있는데, 이 누설 전류는 산화막의 두께에 따라 다르다. 산화막의 두께가 얇아짐에 따라 누설 전류가 증가하는데, 산화막이 얇아지게 되면 터널효과가 나타나게 된다. 산화막의 두께가 점점 얇아질수록 터널링이 더 잘 일어나기 때문에 누설 전류는 기하급수적으로 증가한다. 누설 전류가 최대 허용치를 넘어서게 되면 소자의 기능을 상실하게 되는데 이때의 전류를 최대 허용 누설 전류라고 한다.
I-V 그래프는 그림 3과 같은 모양을 나타낼 것으로 보이는데 산화막의 두께가 얇아질수록 누설 전류의 양은 더 많아 질 것으로 예상된다.

참고문헌: 7. Reference
[1] http://phys.kookmin.ac.kr/~xray/xrd/xrd.html
[2] http://ko.wikipedia.org/wiki/%EC%45%89%DF%B9%HS
[3] http://100.naver.com/100.nhn?docid=111078
[4] http://ko.wikipedia.org/wiki/%EC%97%90%EC%B9%AD
[6] http://kin.naver.com/open100/detail.nhn?d1id=11&dirId=1114&docId=368150
[7] http://daihanscience.koreasme.com/viewproduct_1011_k.html
[8] Fundamentals of Materials Science and Engineering, William D. callister. Jr & G. Rethwisch
[9] http://www.jsmyung.com/Library/ElectronicsCapacitor.pdf
[10] http://blog.naver.com/kiwoo81
[11] http://www.scienceall.com
[12] http://hyunam.hanbat.ac.kr/~tnuteed
[13] http://160.97.10.132/comson
[14] http://www-mtl.mit.edu/researchgroups/hackman/6152J/SP_2004/supplementals/sp_2005_6_152J_ST04_MOSCap.pdf
[15] palgong.knu.ac.kr/~necst/.../pds_74_Mos(Introduction).pdf
[16] 반도체소자 공정기술, 청문각, 최성재 역, 2006
[17] 기초전자공학, 대웅, 권갑현 외 6인 공역, 2000
[18] CMOS VLSI 공학, 신성, 정강민, 2000
[19] CMOS 집적회로설계, 청문각, 대한 전자 공학회, 2004
[20] Solid State Electronic Devices 6th Edition, prentice-Hall, Ben Streetman · Sanjay Banerjee, 2005

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

[전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석

전자공학에서 주도적인 역할을 차지하게 되었다. 현재는 Ge oxide의 불안정한 상태 때문에 Ge보다는 Si 사용한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이 반도체산업의 중심에 서있다. 이러한 MOSFET의 바탕이 되는 MOS를 이용한 capacitor 즉 MOS capacitor는 유전체로써 oxide를 사용하였기 때문에 붙여진 이름이며 이번 실험에서 제작할 소자이다. 전기신호의 증폭과 스위칭을 가능하게 한 Transistor의 기능에 가장 근본적인 원리를 설명하여 줄 수 있는 것이 MOS cap

[전자재료실험설계] MOS Capacitor 계획서

전자 빔으로 국소적으로 가열시켜 기화시키면, 그 과정에 의해 나온 Metal vapor가 증착된다. 자세한 원리는 위의 3-4-2)-(5)에 설명이 되어 있으므로 생략한다. 그후 RTA를 통해 500C에서 5분간 열처리를 실시한다. 3 I-V & C-V Measurement⦁ I-VSemiconductor parameter analyzer로 시편의 leakage current를 측정한다. 그리고 MOS capacitor의 I-V 특성을 분석한다.그림7. Semiconductor Parameter Analyzer⦁ C-VImpedance analyzer로 시편의 capacitance를 측정한다. 그리고 MOS capacitor의 C-V 특성을 분

[전자재료실험] MOS capacitor 제작

전자재료실험 - 목차 -1. 실험 목적2. 실험 배경3. 실험 이론① Si의 특성② MOS Capacitor③ E-Beam의 구조와 증착원리4. 실험 방법5. 결과 예측6. 결과 분석① C-V 결과 분석② I-V 결과 분석7. 결론8. 참고문헌1. 실험 목적MOS capacitor를 직접 제작하면서 그 공정을 이해하고, dielectric material의 두께 및 electrode의 크기를 변수로 두고 C-V와 I-V를 측정하여 각각의 변수가 어떤 영향을 미치는지에 대하여 분석해 본다. 2. 실험 배경1960년에 벨 연구소의 연구진

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

감소하게 된다. 이러한 경우를 deep depletion효과라 하며 이 또한 C-V그래프가 이상적 거동을 하지 않는 오차의 원인임을 의심할 수 있을 것이다.6.4 기타이 외에도 샘플을 제작하는 과정에서 불순물로 인한 MOS capacitor의 작동 방해로 MOS capacitor의 기능을 약화시킬 수도 있고, 또한 MOS자체의 결함으로 인한 오차가 발생할 수도 있다. 7. 참고문헌① Ben Streetman, Sanjay Banejea, Solid State Electronic Devices, 6th Edition② Donald A. Neamen, Semiconductor Physics & Devices, 3th edition

[전자재료실험] MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

전자재료실험 MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향.hwpⅠ. 실험 목적MOS capacitor를 직접 제작해보고, 산화층(SiO2)의 두께(100nm, 200nm, 300nm)를 다르게 함으로서 C-V 그래프와 I-V 그래프를 분석하여 산화층의 두께가 capacitor에 어떤 영향을 미치는지 알아본다.순서 ①. P-type의 Si waferP-type의 Si wafer를 준비한다.순서 ②.② wafer의 반응부산물을 제거하기 위해 Cleaning을 해준다. Cleaning과 초음파 세척기- 아세톤, 에탄올, DI-water(증

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인