MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2011.01.19 / 2019.12.24
13페이지 / hwp (아래아한글2002)
1건 (구매금액의 3%지급)
1,400원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-1페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-2페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-3페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-4페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-5페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-6페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-7페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-8페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-9페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-10페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-11페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-12페이지

MOS Capacitor SiO2 산화층 두께가 Capacitor 에 미치는 영향-13페이지

추천 연관자료

목차: < 목 차 >

Ⅰ. 이론적 배경

가. MOS Capacitor

나. C-V measurement
1) C-V measurement
2) 예상결과

다. I-V measurement
1) I-V measurement
2) 예상결과

Ⅱ. 실험방법

Ⅲ. 실험 결과 및 분석

가. I-V measurement
1) breakdown voltage
2) SILC
3) Annealling
4) Skin Effect

나. C-V measurement
1) Deep depletion
2) Flat-band Condition
3) Breakdown Voltage

Ⅳ. 참고 문헌

본문내용: Ⅲ. 실험결과 및 분석

(가) I-V measurement
I-V 그래프의 이론적인 값의 절대값을 로그로 변형하면, 아래 그래프와 같이 0V를 기준으로, 전압이 증가할수록 전류 또한 증가하는 형태를 보여야 한다.
그림 . 이상적인 I-V graph

우리조는 100nm, 200nm, 300nm 시편을 사용해, 전압이 -10V부터 10V으로 변할때의 전류를 측정했는데, 그 결과는 다음 그래프와 같다.
그림 . 우리조 실험값 대입한 I-V graph

위 그래프에서 0V 이상일 때는 두께가 얇을수록 누설전류가 증가해 예상과 같은 결과가 나왔다. 하지만 0V이하일 때는 이론적인 값과 동일한 형태의 그래프가 그려지지만, 두께에 따른 경향성은 찾아볼 수 없다. 이 오차의 원인으로 생각해 볼 수 있는것은, breakdown voltage와 SILC(stress induced leakage current), 우리조의 변수에 annealing 처리가 들어있지 않았던 것, 그리고 마지막으로 표피 효과이다.

(1)breakdown voltage
유전물질은 전하의 흐름을 막는 성질이 있는 물질이다. 유전물질과 일반 전도물질의 차이는 전도물질에는 자유전자가 있어 전자가 자유롭게 움직이며 전하를 운반하지만, 유전물질에는 이러한 자유전자가 원자와 강하게 결합되어 있어 자유롭게 움직이지 못하는 데에서 기인한다. 하지만 이러한 유전물질도 한계치가 있다. 이것을 설명하면 두 극판에 voltage를 인가시키게 되면 강한 힘으로 결합되어 있던 전하가 조금씩의 이동이 일어나게 된다. 만약 매우 큰 voltage를 인가시키게 된다면 voltage의 인가로 인하여 생성된 electric field가 전

참고문헌: Ⅳ. References
[1] Elyse Rosenbaum* 외 1명 / Mechanism of Stress-Induced Leakage Current in MOS Capacitors / IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 44, NO. 2 / 1997년
[2] 류경국 / Fabrication and Characterization of Metal-Oxide-Semiconductor (MOS) Capacitor / 포항공학대학교 / 2006년
[3] 이재성/ 박막게이트 산화막의 soft breakdown 현상과 그 MOS 소자의 특성변화에 관한연구 / 한국과학재단 / 2002년
[4] 박광순 / 「반도체공학」 / 학문사 / 1997년 / p.330~348
[5] 후속 열처리에 따른 Pt/SBT/Pt 캐패시터의 강유전 특성과 누설전류 특성 , 권용욱 외 3명
[6] 박창엽 /『반도체 소자 공학』/ 교보문고 / 2000
[7] 하라오 다까시 외 2명, “박막기술과 응용”, ‘겸지사’, 2001, 71-81p
[9] 와사 기요다까 / 「박막화 기술」 / 겸지사 / 2007년 / p.33~67
[10] Nian Yang* 외 8명 / Modeling Study of Ultrathin Gate Oxides Using Direct Tunneling Current and apacitance–Voltage Measurements in MOS Devices
[8] Ben G. streetman, Sanjay Banerjee. /『Solid State Electronic Devides, 6th Edition』/ 2005
[11] R. W. Franklin* 외 5명 / ANALYSIS OF SOLID TANTALUM CAPACITOR LEAKAGE CURRENT
[12] http://www.semipark.co.kr/semidoc/semidocs.asp
[13] http://www-mtl.mit.edu/researchgroups/hackman/6152J/SP_2004/supplementals/
sp_2005_6_152J_ST04_MOSCap.pdf
[14] http://smdl.snu.ac.kr/home.html
[15] http://www.semipark.co.kr/semidoc/semidocs.asp
[16] http://kuhmiho.com.ne.kr/Electric/Condenser/Condenser.html

자료평가

내용 괜찮고 쓸만합니다.
007ho***
(2014.10.02 13:03:18)

회원 추천자료

[재료실험] 산화층 두께에 따른 MOS Capacitor의 I-V, C-V 그래프 변화

university press. (1ed), 2006. 252p-279p6S.M.Sze ; Kwok K. Ng, physics of semiconductor devices (3ed), 2007. wiley, 228p7Wolfe, D.; J. Singh . Surface and Coatings Technology. 2000. 124. pp. 142–1538「Nanocad와 함께하는 반도체 소자」,민홍식 외 3, 대영사, 20059반도체 공학, Taizo Irie, Saburo Endo, 유순재 역, 북스힐, 201010SOLID STATE ELECTRONIC DEVICE 6th,BenG.Streetman11Microelectronics Processing Technology – Metal Oxide Semiconductor Capacitor, spring 200412Solid State Electronic Devices. - BEN G. STREETMAN 31THANK YOU32189

반도체 공정실험-SiO2 절연막 두께에 따른 C-V, I-V의 특성

- Contents -1. 실험목적 (Purpose)2. 실험변수 (Variables)3. 이론배경 (Theories)4. 실험방법 (method)5. 실험결과 및 고찰 (result & dicussion)6. 결론(conclusion)1. 실험목적 (Purpose)MOSFET Structure을 가진 MOS Capacitor를 제작하여 그 제작 공정 과정을 알고 MOS Capacitor의 구동 원리를 이해하며 Oxide층(SiO₂) 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화를 분석해본다.2. 실험변수 (Variables)산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프의 변화를 보기위하여 변수를 3가지 SiO

[전자재료실험] MOS capacitor의 Silicon층 위의 Oxide층 제작 공정 분석

< 목 차 >1. 실험 목적 2. 실험 배경3. 실험 이론3-1 MOS Capacitor3-2 Oxide 증착법4. 결과 예측4-1 금속 종류에 따른 C-V, I-V 특성4-2 전극 크기에 따른 C-V, I-V 특성5. 실험 장비 및 방법5-1 실험 장비5-2 실험 방법6. 실험 결과6-1 C-V6-2 I-V7. 결론8. 참고 문헌1. 실험 목적MOS capacitor의 Silicon층 위의 Oxide층을 직접 제작하면서 그 공정을 이해하고, Metal의 종류(Au&Ti)와 전극크기를 변수로 두고 C-V특성과 I-V 특성을 측정하여 각각의 변수가 어떤 영향을 미치는지에

[전자재료실험] MOS capacitor C-V, I-V 특성 측정 결과보고서

목차1. 실험 목적 2. 실험 이론3.1. MOS Capacitor 3. 실험 순서4. 예상 결과4.1. C-V 특성4.2. I-V 특성5. 결과 분석5.1. C-V 그래프 분석5.2. I-V 그래프 분석6. 오차 원인7. 참고문헌1. 실험 목적이 실험의 목적은 MOS Capacitor SiO 2 층의 두께가 Capacitor에 미치는 영향을 I-V, C-V 그래프를 통해 알아보는 것이다. 전극크기는 1mm 로 고정하며, 두께의 변수는 5nm, 10nm, 15nm으로 한다.2. 실험 이론2.1. MOS Capacitor그림 1 MOS capacitor 구조 MOS Capacitor란 실리콘 층과 금속판

E-Beam 증착법을 이용한 MOS Capacitor 제작 및 성능 평가

1. 실험목적2. 이론 배경 지식3. 실험순서4. 예상결과5. 결과 및 분석6. 결론7. 참고문헌실험목적MOS 소자를 만드는 과정을 이해한다. Metal 종류, oxide 종류, 증착방법에 따른 MOS의 특성을 파악한다. 본 실험에서는 Oxide의 두께에 따른 C-V, I-V 특성을 평가한다.이론 배경 지식MOS의 이해MOS Capacitor의 구조그림 1. MOS capacitor의 구조MOS capacitor는 metal, oxide, semiconductor로 구성된 capacitor이다. 이것은 일반적인 capacitor의 한쪽 도체 판을 반도체인 p-type 또는 n-type

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인