2. 실험목적
연산증폭기의 특성 및 사용법을 이해하고 연산증폭기를 이용한 응용으로 반전, 비반전, 가산회로의 구성 및 실험을 통해 아날로그 신호의 증폭방법을 숙지한다.
3. 실험원리
⑴ 반전증폭기
반전증폭기의 가장 기본적인 회로는 아래 그림과 같다. 입력전압을 Vi,출력전압을 Vo, 입력단자의 전압을 Va로 두면 입력단자로 유입하는 전류와 전압은 0(ia=0, Va=0)이므로
i1=(Vi-Va)/R1
i2=(Vo-Va)/R2
로 되며 이상적인 연산증폭기에서 ia=0이고 Va=0이므로 i1=-i2 이다. 따라서 Vo=-(R2/R1)Vi
의 관계가 구해져 출력전압은 입력전압에 대해 위상이 반전된 증폭전압으로 나타난다.
⑵ 비반전 증폭기
아래 그림과 같이 입력전압을 Vi, 출력전압을 Vo로 두면 i1=i2 Vx/R1=Vo/(R1+R2)이 된다. 이상적인 연산증폭기에서 입력단자의 전압 Vx는 Vx=Vi이므로 Vo=(1+R2/R1)Vi의 관계가 구해져 출력전압은 입력전압의 증폭된 전압으로 나타난다.
- -◆ 차 례 ◆1. 역사적 배경 22. 실험 목적 23. 관련 이론 3가. 회로도 고찰 3나. MOS 차동쌍 3다. 능동 부하를 가진 차동 증폭기 8라. 폴디드 캐스코드 14마. Class-B 출력단 18바. 전류 전원 224. 회로도 분석 26가. 소자 Specification 26나. 수식적 해석 265. SPICE Simulation 296. 회로 실험 307. 결과 분석 및 고찰 328. 참고 문헌 34역사적 배경우리가 실험에 사용하고자 하는 회로는 차동 입력을 가진 다단 증폭기이다. 이 회로가 나오게 된 역사적 배경을 살펴 보
접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림1 에서증폭기를 들여 다 본 입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.2. 반전증폭기 및 비반전증폭기 연산 증폭기의 기본회로는 반전등폭기와 비반전증폭기이다. 비반전증폭기에서는 입력전압
연산을 출력전압으로 나타내며, 파형에 따라서도 같은 연산결과를 출력해준다. 입력전압의 주파수를 변화시키면 어느 정도 이상 커질 시 출력파형의 크기가 감소하는 것을 확인할 수 있었다. 4. 실험 결론 전체적인 Op-Amp를 활용한 회로들을 구성하는데 있어서 회로자체가 복잡하였다. 연결되는 선이 특히 많았는데, 회로에 연결된 소자도 많았고 Op-Amp에 연결된 V cc, Oscilloscope에 연결된 Ch1과 Ch2, 공통된 접지까지 회로 전체가 한눈에 들어오지 않을 정
연산증폭기를 이용한 비반전증폭기의 동작틍성을 이해한다.연산증폭기를 이용한 반전증폭기의 동작특성을 이해한다.2.실험이론2-1 연산증폭기 특성이상적인 연산증폭기의 특성을 찾아보면 게방루프(Av)일때에는 무한대와 같으며, 입력임피던스(Ri)도 무한대로 간다. 출력임피던스(Ro)는 0이고 주파수의 대역폭(ωb)은 역시 무한대와 같다.그림 11-1은 연산증폭기의 핀배치도와 회로기호로서 연산증폭기 동작을 위한 전원으로 +Vcc와 -Vcc 두 개의 직
저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터에 신고해 주시기 바랍니다.
등록일 / 수정일
hwp (아래아한글2002)
1
2
3
