[플립플롭] 플립플롭(플립플롭회로)의 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로) 분석

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2009.07.13 / 2019.12.24
5페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
5,000원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

플립플롭 플립플롭(플립플롭회로)의 개념 기본적인 플립플롭(플립플롭회로) PR/CLR RS와 JK 플립플롭(플립플롭회로) 에지트리거와 T 플립플롭(플립플롭회로) D와 주종 플립플롭(플립플롭회로) 분석-1페이지

플립플롭 플립플롭(플립플롭회로)의 개념 기본적인 플립플롭(플립플롭회로) PR/CLR RS와 JK 플립플롭(플립플롭회로) 에지트리거와 T 플립플롭(플립플롭회로) D와 주종 플립플롭(플립플롭회로) 분석-2페이지

플립플롭 플립플롭(플립플롭회로)의 개념 기본적인 플립플롭(플립플롭회로) PR/CLR RS와 JK 플립플롭(플립플롭회로) 에지트리거와 T 플립플롭(플립플롭회로) D와 주종 플립플롭(플립플롭회로) 분석-3페이지

플립플롭 플립플롭(플립플롭회로)의 개념 기본적인 플립플롭(플립플롭회로) PR/CLR RS와 JK 플립플롭(플립플롭회로) 에지트리거와 T 플립플롭(플립플롭회로) D와 주종 플립플롭(플립플롭회로) 분석-4페이지

플립플롭 플립플롭(플립플롭회로)의 개념 기본적인 플립플롭(플립플롭회로) PR/CLR RS와 JK 플립플롭(플립플롭회로) 에지트리거와 T 플립플롭(플립플롭회로) D와 주종 플립플롭(플립플롭회로) 분석-5페이지

추천 연관자료

목차: Ⅰ. 개요

Ⅱ. 플립플롭(플립플롭회로)의 개념

Ⅲ. 기본적인 플립플롭(플립플롭회로)

Ⅳ. PR/CLR RS플립플롭(플립플롭회로)

Ⅴ. JK 플립플롭(플립플롭회로)

Ⅵ. 에지트리거 플립플롭(플립플롭회로)

Ⅶ. T 플립플롭(플립플롭회로)

Ⅷ. D 플립플롭(플립플롭회로)

Ⅸ. 주종 플립플롭(플립플롭회로)

참고문헌

본문내용: Ⅰ. 개요

정보를 전기통신 시스템을 이용하여 전송하던지 녹음 또는 녹화하는 경우, 가장 큰 과제는 어떻게 하면 정보를 틀림없이 정확히 보존할 수 있겠는가 이다. 이에 대한 해답은 아날로그 신호를 디지털화하여 전송, 축적했다가 필요에 따라 원래의 아날로그 신호로 되돌리는 기술인데 최근의 컴퓨터 기술의 급격한 진보로 디지털 기술이 우리 주위에서 널리 이용되기에 이르렀다. 아날로그 신호를 디지털화 한다는 것은 데이터를 수치화 한다는 것인데 전기통신에서 이용되는 수치는 우리가 사용하는 10진수가 아니라 2진수이다. 10진수란 0에서 9까지의 10개의 숫자를 조합하여 수치를 표현하는 것이고, 2진수란 0과 1의 두 종류의 숫자를 조합하여 나타내는 것이다. 따라서 10진수에서는 10배가 될 때마다 자리수가 한 자리씩 올라가지만 2진수는 2배가 될 때마다 자리수가 한 자리씩 올라간다. 2진수의 0과 1은 전기회로에서 전류가 안 흐르거나 흐름의 두 가지 상태를 나타내는데 컴퓨터 내에서의 정보의 처리는 모두 이러한 0과 1의 조작에 의해 진행된다.
음성을 전달하는 전기신호는 시시각각으로 움직이고 있는 아날로그 양이므로 이것을 디지털화 하여 보내기 위해서는 연속적으로 변화하는 신호의 어느 한 순간의 진폭치를 2진수로 나타내어 차례차례 전송로로 내보내게 된다. 수신측에서는 보내져 온 데이터에 상당하는 진폭의 펄스 신호를 만들어 내고 이것에 기초하여 연속적인 신호를 재현한다. 여기서 아날로그 신호 파형을 일정한 시간 간격으로 그 순간의 진폭치를 잡아내는 것을 표본화(sampling)라고 한다. 전화신호의 경우, 최고 주파수를 4,000㎐로 본다면 이것의 2배에 해당하는 8,000㎐가 표본화 주파수이다. 따라서 전화의 아날로그 신호를 디지털화하기 위해서는 표본을 취해 그 진폭치를 2진수의 부호로 변화하여 내보내는 과정을 8,000분의 1초마다 반복하게 된다.

참고문헌: ◎ 디지탈 논리설계기초, 에드텍, 1994
◎ 이희규, 디지털공학, 지앤북, 2007
◎ 안계선, 최신 디지털 논리회로 설계, 21세기사
◎ 장은영, 디지털공학, 신화전산기획
◎ 최갑석, 디지탈 회로, 학문사, 1991
◎ 황희승, 디지털 설계, 동일출판사, 1991

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

플립플롭(Flip-Flop)

회로타이밍도JK 플립플롭- 74LS73, 74LS76은 Dual JK M/S Flip-Flop이다. < 플립플롭 (Flip-Flop) >- 보통 기본형 플립플롭이나 래치도 플립플롭이라고 하지만 원칙적으로는 마스터-슬레이브 플립플롭이나 에지 트리거링 플립플롭만이 플립플롭의 범주에 들어간다.- 플립플롭의 동작시점은 클럭의 PT 나 NT이며 PT에서 동작할 때는 클럭 입력 위치에 작은 삼각형, NT는 작은 삼각형 앞에 버블을 붙여 구분한다. 1. RS 플립플롭논리도기 호QSRQ(t+1)0000001001

순서 논리회로 레포트

t+1)상태00Q(t)No change010Clear101Set111Not allowedDQ(t+1)상태01Clear11setJKQ(t+1)상태00Q(t)No change010Clear101Set11Q’(t)ComplementTQ(t+1)상태0Q(t+1)No change1Q’(t)ComplementQ(t)Q(t+1)SR000X0110100111X0DQ(t+1)D000011100111Q(t)Q(t+1)JK000X011X10X111X0DQ(t+1)T000011101110RS FF상태표 여기표D FF상태표 여기표JK FF상태표 여기표T FF상태표 여기표페이지 설명*플립플롭의 종류와 내용주종 FFMaster slave FF : 2

4장 각종 Latch와 Flip-Flop 예비

디지털공학실험 - 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의기본 동작, 회로 구성 및 기능표를 이해한다.2. 이론디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기

VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비

디지털공학실험 - VHDL 실습(D-FF, JK-FF, 8-bit counter) 예비보고서가. D 플립플롭D 플립플롭은 입력 데이터를 출력에 단순히 전달하는 플립플롭으로 중요한 기능은 클럭 펄스CP에 따라 동기 되어 전달된다는 점이다. 즉 입력 데이터를 변경하더라도 출력은 바로 바뀌지않으며 CP가 ‘H가 되는 시점에 변경된다. D 플립플롭의 구성은 그림 4-4(a)와 같다.D 플립플롭을 나타내는 회로로서 앞 절의 클럭 동기 RS 플립플롭과 유사한 구조를 가지고 있다. 차이점으로

[공학]쌍안정 회로와 RS 래치

회로를 원 상태로 유지하고 D 입력을 끊는다. Q와 D입력을 선으로 연결한다. 그리고 스코프상에서 파형을 관찰한다. 스코프상에 VAR HOLD제어를 조절하여 출력이 어떻게 변화하는가를 기록한다. 이 변화는 회로 상에서 임의의 시간 변화 때문이 아니라 단지 스코프의 트리거 방식 때문이다. 정상적으로 상대적인 타이밍 측정에 클럭 펄스를 사용해 스코프를 트리거하지 않는다. 보고서에 D 플리플롭에 대한 설명을 요약한다. 셋업 시간, PR와 CLR, 기타 관찰

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인