fed(Field Emission Display) 공정

등록일 / 수정일
페이지 / 형식
자료평가
구매가격

2007.03.13 / 2019.12.24
22페이지 / hwp (아래아한글2002)
평가한 분이 없습니다. (구매금액의 3%지급)
2,800원

다운로드장바구니

Naver로그인

Kakao로그인

최대 20페이지까지 미리보기 서비스를 제공합니다.

자료평가하면 구매금액의 3%지급!

추천 연관자료

목차: 1장. Introduction

2장. FED의 구조

1) FEA(전계 방출 에미터 어레이)
2) Spacer
3) 형광체(Phorsphor)

3장. FED 구동방법

1) 구동방법
2) PM FED vs AM FED
3) Gray Level
4) 칼라 FED의 구현

4장. FED 구성 기술

1) 기술
2) 양극기술
3) 진공패키징 기술

5장. FED 연구개발 동향 및 전망

1) 국내외 동향
2) 발전 방안 및 전망

≪ 그림리스트 ≫

그림2-1.FED의 구조
그림2-2.에미터(Emitter)와 에미터 어레이(Emitter array)
그림2-3.Cone Type Emitter.
그림2-4.모서리 에미터의 구조
그림2-5.방출 표면에서 전장의 세기를 증가 시키기 위한 여러 가지
형태의 모서리 에미터들을 위에서 본 모양.
그림2-6.고압 파괴와 전자의 충전 문제를 해결하기 위한 스페이서 구조.
그림2-7. 시간에 따른 형광체 효율의 전형적인 열화 특성
그림2-8. 전계 방출 현상
그림3-1. FED의 구성을 보여주는 단면도
그림3-2. 수동 화소형의 경우, 능동 화소형의 경우
그림3-3. 펄스 높이 변조 방식, 펄스 너비 변조 방식
그림3-4. 화소에 대 화소 방법에 의한 칼라 FED 구현 방법
그림3-5. 화소 대 화소 방법으로 칼라 FED를 구현하는 경우의 화소 배치의 예.
(a) 삼색을 기본 화소 단위로 사용한 경우
(b) 4:2:2형의 색상정보 체계에 따른 화소배치방법
그림3-6. 수직형 구조와 수평형 구조
그림3-7. 아노드 스위칭 방법을 이용하여 구현된 FED의 구성도
그림4-1. 실리콘 팁의 제조공정과 모양
그림4-2. 금속팁의 제조과정
그림4-3. MIM의 구조 및 동작원리
그림4-4. CNT의 기본 구조
그림4-5. CNT FED의 기본 구조
그림4-6. 고전압 FED구조
그림4-7. 저전압 FED구조
그림4-8. 스페이서의 배열
그림4-9. 게터배치일례

본문내용: 1장. Introduction

FED는 평판표시소자의 하나로 양극과 사이의 강한 전계에 의해 각 픽셀의 전자총으로부터 방출된 전자가 형광체에 충돌하여 형광체에서 빛을 발하는 현상을 이용한 표시소자이다. 이와 같은 FED는 넓은 시야각, 우수한 해상도, 낮은 구동 전압, 온도에 대한 안정성 등 기존의 CRT에 비해 많은 장점을 가지고 있다. 따라서 FED는 현재 군사용 장비, 비디오 카메라용 뷰 파인더(view finder) 등에 이용되고 있으며, 향후 자동차 운행 시스템(car navigation system), 노트북 컴퓨터, HDTV (high definition television) 등에도 널리 사용될 전망이다.

2장. FED의 구조

기본 구성요소로는 FEA패널, 아노드판(anode plate), 구동회로가 있다. 우선 FEA패널은 보통 복수개의 전개 방출소자가 모여 하나의 표시 단위인 화소를 형성하고 다시 이 화소가 2차원적으로 배열한 형태로 구성된다. 이 방법의 단점 보완 방법은 개별 방출 소자의 불균일한 특성을 보완하기 위함이고 그리고 개별 FED팁의 방출 전류를 줄여 안정성을 도모하기 위함이다. 아노드판은 FEA패널에 대하여 수백내지 수천 볼트의 직류전압이 인가되어 방출된 전자를 가속 시켜 끌어 들이도록 되어 있고, 가속된 전자는 아노드판의 FEA패널 쪽 표면에 도포된 형광막에서 가시광선으로 변환 된다. 이를 위해 아노드 판은 유리 같은 투명한 판위에 ITO(indium tin oxide)등의 투명 전극을 형성하고 그 위에 다시 형광막을 입히는 것으로 구성된다. 마지막으로 구동회로는 제어논리 회로부분, 열 구동회로, 행 구동회로로 구성된다.

참고문헌: [주병권], “FED의 기술 동향”, 산업자원부-평판디스플레이의 기술 및 표준화 동향 세미나, 기술표준원, p117~157 (2002.5)
[송윤호], “Development Trend and Prospect of FED”, ETRI 기반기술연구
[유호천],“카본나노튜브를 사용한 FED의 최신 기술동향”, 한국과학기술정보연구원
[나카모토마사유키],“Monthly 'DISPLAY' July 2005”, Techno Times of JapanA

자료평가

아직 평가한 내용이 없습니다.

회원 추천자료

[멀티미디어] Display

FED(Field Emission Display)LED(Light Emitting Diode)VFD(Vacuum Fluorescent Display)FED (전계방출표시소자 Field Emission Display)CRT 및 평판디스플레이(LCD)의 장점을 모두 갖춘 표시장치(얇고 자연스러운 색감) 탄소나노튜브를 브라운관의 전자총처럼 사용 빛을 표시한다.현재 상용화 초기단계임LED (발광다이오드 Light Emitting Diode)LED란 발광다이오드의 영어명을 줄인 것으로 빛을 발하는 반도체소자를 말한다.각종 전자제품류와 자동차 계기판의 전자표시판에 활용되고 있

차세대 전략 제품 -플렉서블 디스플레이 정의, 핵심 기술, 기술별 국내외 기술 개발 현황, 특허분석

공정(roll-to-roll 공정)에 가장 적합한 소재로서 플렉시블 디스플레이의 개발 초기부터 산업적 주목을 받았다. 플라스틱 기판은 유리에 비해 소재적 장점도 있으나 기존의 유리 기판에서는 문제가 되지 않던 내화학성, 내열성, 흡습성, 투과도 등에서 많은 문제점을 안고 있다. 유리는 Tg가 690°C이지만, 열가소성 세미 결정성 고분자(PET, PEN)는 Tg가 80~120°C, 고내열성 무정형 고분자(PC, PES, PAR)는 150~325°C에 불과해 유리와 비교해 플라스틱 기판은 낮은 공정온

[생산운영관리] PDP 생산 공정 조사 및 분석

공정 과정PDP는 상판과 하판을 개별적으로 제조한 뒤, 완성된 부품인 상판과 하판을 조립하여 하나의 PDP 완제품을 이루는 방식으로 생산된다. 여기서는, 기업 현장에서는 상판과 하판의 제조공정은 동시에 이루어지지지만 상판의 제조공정을 먼저 다룬 뒤 하판 제조공정을 보기로 한다. 그 후 상하판 조립 공정, 검사 공정 등을 차례로 다루기로 한다.ⅰ) 상판 제조 공정- flow chart- 세부 설명- 주요 공정 1 : 상판 전극1. 상판 전극의 요구 특성2. 전극

[마케팅관리] 삼성전자 LCD 사업 분석

Field Emission Display (FED), Inorganic/Organic Electro Luminescence Display (유기 EL), 3차원 디스플레이 및 Vacuum Fluorescence Display 등이 있다.디스플레이 산업은 크게 대형 디스플레이 시장(Macro-display Market)과 소형 디스플레이 시장(Micro-display Market)으로 분류가 되는데, 대형 디스플레이 시장은 TV, 컴퓨터 모니터를 중심으로 한 기기에 장착되는 스크린이 대상이며, 소형 디스플레이 시장은 PDA, Mobile Phone, 디지털 카메라 등을 중심으로 한 개인 중심 기기에 장착되는 스크린

[FED] FED(field emission display)

field emitter로써 큰 장점을 가지고 있다고 할 수 있다.(탄소 나노 튜브의 field enhancement factor는 약 2500~10000 정도), 그리고 CNT(carbon nano tube)는 매우 단단하며, 전기 전도성 또한 우수하다. 단층 탄소 나노 튜브는 emitter 한 개당 최고 2×10-6A까지 견딜 수 있는 특징을 가진다. 즉, 탄소 나노 튜브는 직경이 미세한 관 모양으로 전도성이 높으면서, 높은 강도와 전자방출에 적합하도록 뾰족한 침 모양을 하고 있어 FED의 전자방출 팁의 형성에 사용, 전자방출의 수명,

오늘 본 자료 더보기

오늘 본 자료가 없습니다.

최근 판매 자료

Naver 로그인

Kakao 로그인