플립플롭(Flip-Flop)

플립플롭의 출력으로부터 취해진다. 이 레지스터가 그 내용을 오른쪽으로 자리옮김을 시켜주지만, 책을 돌려놓고 보면 이 레지스터가 그 내용을 왼쪽으로 자리옮김시키고 있음을 알 수 있다. 그래서 단일방향의 쉬프트 레지스터는 쉬프트-라이트 레지스터 또는 쉬프트 레프트 레지스터 중 어느 쪽의 역할도 할 수 있다. Ⅱ. 레지스터의 특징○ Register : 여러개의 flip-flop으로 구성되며 자료의 기억용으로 사용된다. flip-flop이 trigger되는 방식은 level trigge

논리회로1. 논리 회로(logic circuit)2. 수의 진법과 2진 연산3. 수의 코드화4. 불대수(Boolean algebra)5. 논리 게이트 6. 플립플롭(flip-flop)회로1. 논리 회로(logic circuit)- 전자계산기, 수치 제어, 통신기, 자동 제어 등 디지털 시스템의 기본 요소가 되는 회로2. 수의 진법과 2진 연산가. 수의 체계 기수진 법기본 디지트22진수0, 148진수0, 1, 2, 3, 4, 5, 6, 71010진수0, 1, 2, 3, 4, 5, 6, 7, 8, 91616진수0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F나. 진법의 변환ex)(32.25)10

플립플롭(플립플롭회로)의 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로) 분석Ⅰ. 개요Ⅱ. 플립플롭(플립플롭회로)의 개념Ⅲ. 기본적인 플립플롭(플립플롭회로)Ⅳ. PR/CLR RS플립플롭(플립플롭회로)Ⅴ. JK 플립플롭(플립플롭회로)Ⅵ. 에지트리거 플립플롭(플립플롭회로)Ⅶ. T 플립플롭(플립플롭회로)Ⅷ. D 플립플롭(플립플롭회로)Ⅸ. 주종 플립

실험 5Bistable or flip-flop1. 목적Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다.1. R-S 플립플롭의 동작원리를 이해한다.2. D 플립플롭의 동작을 이해한다. 3. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.3. 실험 기기 및 부품오실로스코프(CRO): dc 결합된 입력과 전압측정 가능한 .직류 전원 공급장치: +5V, 50mA구형파 발생기(SWG):10kHz, 5V74HC00 : 2입력 NAND게이트 1개74HC02 : 2입력 NOR게이트 1개74HC76 : AND게이트로 된 J-K 플립플롭스위

flip-flop)】주종 FF은 2개의 별개 FF으로 구성한다.한 회로는 주인의 역할을, 다른 회로는 종의 역할을 하며 전체적인 회로를 주종 FF이라 한다.S-R 주종 FF의 논리도가 그림7에 있다. 이것은 주 FF과 종 FF,1개의 인버어터로 구성되어 있다.클럭 펄스 CP=0일때, 종 FF의 클럭 입력이 1이 되기 때문에 FF이 enable되며 출력 Q는 Y와 같아지고 Q는 입력 Y와 같아진다.CP=0이기 때문에 주 FF은 disable된다.그러나 클럭 펄스가 1이 되면 외부R과 S입력에 있던 정보가 주 FF에