레포트샵

fileicon(전자공학) 가산 증폭기 실험

이전

  • 1(전자공학) 가산 증폭기 실험1
  • 2(전자공학) 가산 증폭기 실험2
  • 3(전자공학) 가산 증폭기 실험3
  • 4(전자공학) 가산 증폭기 실험4
  • 5(전자공학) 가산 증폭기 실험5

다음

  • 최대 100페이지까지 확대보기 서비스를 제공합니다.

> 레포트 > 공학계열 > 자료상세보기 (자료번호:228462)

구매가격
1,200원 할인쿠폰1,080원
등록/수정
2009.02.01 / 2009.02.02
파일형식
fileiconhwp(아래아한글97) [무료뷰어다운]
페이지수
5페이지
자료평가
평가한 분이 없습니다.
등록자
qudgns97
  • 다운로드
  • 장바구니 담기

닫기

이전큰이미지 다음큰이미지
  • 트위터
  • 페이스북
신규가입 200원 적립! + 10% 할인쿠폰 3장지급! banner구매자료를 평가하면 현금처럼 3%지급!

소개글

(전자공학) 가산 증폭기 실험에 대한 자료입니다.

하고 싶은 말

(전자공학) 가산 증폭기 실험 및 시뮬레이션을 첨부 하였습니다.

목차

1. 실험 목적

2. 관련 이론

3. 가산 증폭기 P-spice 시뮬레이션 수행 결과

4. 시뮬레이션 결과

본문내용

가산 회로는 연산 증폭기의 가상쇼트를 잘 이용한 회로입니다.이 회로를 능숙하게 사용하면 연산 증폭기를 사용한 전기적 가감산을 할 수 있도록 됩니다.
전압 브리지를 이용하여 가산회로를 만들려고해도 잘 동작하지 않습니다.왜냐하면신호가 교차한 점의 전압이 일정하지 않기 때문에 3개 신호가 다른 입력으로 흘러 들어가서 영향을 미치기 때문입니다.
그러나 연산 증폭기를 사용하면 연산 증폭기를 사용한 반전 증폭기의 특징인 가상쇼트에 의하여 신호가 교차한 점의 전압이 항상 0V가 되기 때문에 입력 신호가 다른 입력에 영향을 미치는 일은 없어집니다.
3개의 입력 단자로부터 저항을 통하여 흐르는 전류는 키르히호프의 법칙에따라 합쳐집니다.
I = IR1 + IR2 + IR3
단, 각각의 저항에 흐르는 전류는 가각
IR1 = V1 / R1 , IR2 = V2 / R2 , IR3 = V3 / R3

태그 가산기, 가산증폭기, 연산증폭기, 가산회로, 전자공학 실험

자료평가

아직 평가한 내용이 없습니다.

오늘 본 자료

  • 오늘 본 자료가 없습니다.
  • img

    저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하 며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객 센터에 신고해 주시기 바랍니다.