레포트샵

fileicon[전자회로] CMOS OP-AMP

이전

  • 1전자회로  CMOS OP-AMP1
  • 2전자회로  CMOS OP-AMP2
  • 3전자회로  CMOS OP-AMP3
  • 4전자회로  CMOS OP-AMP4
  • 5전자회로  CMOS OP-AMP5
  • 6전자회로  CMOS OP-AMP6
  • 7전자회로  CMOS OP-AMP7
  • 8전자회로  CMOS OP-AMP8
  • 9전자회로  CMOS OP-AMP9
  • 10전자회로  CMOS OP-AMP10
  • 11전자회로  CMOS OP-AMP11
  • 12전자회로  CMOS OP-AMP12
  • 13전자회로  CMOS OP-AMP13
  • 14전자회로  CMOS OP-AMP14
  • 15전자회로  CMOS OP-AMP15
  • 16전자회로  CMOS OP-AMP16
  • 17전자회로  CMOS OP-AMP17
  • 18전자회로  CMOS OP-AMP18
  • 19전자회로  CMOS OP-AMP19
  • 20전자회로  CMOS OP-AMP20
  • 21전자회로  CMOS OP-AMP21
  • 22전자회로  CMOS OP-AMP22
  • 23전자회로  CMOS OP-AMP23
  • 24전자회로  CMOS OP-AMP24
  • 25전자회로  CMOS OP-AMP25
  • 26전자회로  CMOS OP-AMP26
  • 27전자회로  CMOS OP-AMP27
  • 28전자회로  CMOS OP-AMP28
  • 29전자회로  CMOS OP-AMP29
  • 30전자회로  CMOS OP-AMP30
  • 31전자회로  CMOS OP-AMP31
  • 32전자회로  CMOS OP-AMP32
  • 33전자회로  CMOS OP-AMP33
  • 34전자회로  CMOS OP-AMP34
  • 35전자회로  CMOS OP-AMP35

다음

  • 최대 100페이지까지 확대보기 서비스를 제공합니다.

> 레포트 > 공학계열 > 자료상세보기 (자료번호:215464)

구매가격
2,600원 할인쿠폰2,340원
등록/수정
2008.10.10 / 2008.10.11
파일형식
fileiconhwp(아래아한글2002) [무료뷰어다운]
페이지수
35페이지
자료평가
평가한 분이 없습니다.
등록자
ultima999
  • 다운로드
  • 장바구니 담기

닫기

이전큰이미지 다음큰이미지
  • 트위터
  • 페이스북
신규가입 200원 적립! + 10% 할인쿠폰 3장지급! banner구매자료를 평가하면 현금처럼 3%지급!

소개글

[전자회로] CMOS OP-AMP에 대한 자료입니다.

목차

◆ 차 례 ◆

1. 역사적 배경
2. 실험 목적
3. 관련 이론
가. 회로도 고찰
나. MOS 차동쌍
다. 능동 부하를 가진 차동 증폭기
라. 폴디드 캐스코드
마. Class-B 출력단
바. 전류 전원
4. 회로도 분석
가. 소자 Specification
나. 수식적 해석
5. SPICE Simulation
6. 회로 실험
7. 결과 분석 및 고찰
8. 참고 문헌

본문내용

1. 역사적 배경
우리가 실험에 사용하고자 하는 회로는 차동 입력을 가진 다단 증폭기이다. 이 회로가 나오게 된 역사적 배경을 살펴 보면, 그것은 먼저 차동 증폭기의 유용성에서 나온다. 차동 증폭기는 잡음과 전자파 간섭에 덜 민감하며 바이패스용과 결합용 커패시터가 필요없기 때문에 집적 회로 기술에서 유용하다. 이런 유용성으로 인하여 단동으로 사용하던 증폭기가 차동으로 바뀌게 되었다. 다음으로는 다단 증폭기의 유용성이다. 기존의 1단 증폭기들은 이득에 초점을 맞추다 보면 밀러 효과로 인하여 주파수 특성이 좋지 않게 된다. 학자들은 이런 문제점을 보완하여 더 안정되고 높은 이득을 얻는 증폭기를 얻고자 노력하였다. 이 결과 다단을 사용하여 첫 번째 단에서는 차동쌍을 통하여 잡음 등을 제거하고 두 번째 단에서 높은 이득을 얻을 수 있는 회로를 구성하고 마지막 단에서 주파수 특성을 보상하는 출력단을 구성하여 각각 단계마다 역할을 부여하여 최종적으로 안정된 증폭을 이루기 위한 다단 증폭기가 탄생하였다. 이로 인해 우리가 실험하고자 하는 회로가 탄생하였다. 더 나아가서는 이에 대하여 단락 보호 회로와 귀환 등을 추가하여 더욱 복잡하지만 더욱 안정된 증폭을 하는 741 연산 증폭기가 설계 되었다. 요 근래는 더욱더 복잡하며 안정된 회로들이 마이크로나 나노 공정으로 집적되어 설계되어지고 있다.

참고문헌

[1] J Mavor, M.A. Jack, and P.B. Denyer, Introduction to MOS LSI Design, Addsion-Wesley, 1983.
[2] P.R. Gray, D.A. Hodges and R.W. Brodersen, Analog MOS Integrated Circuit, New York: IEEE Press, pp.28-49, 1980.
[3] R. Gregorian and G. Temes, Analog MOS Integrated Circuits for Signal Processing, New York: Willy, 1986.
[4] P.E. Allen and E. Sanchez-Sinencio, SWITCHED CAPACITOP CIRCUITS, Van NOstrand Reinhold Co., 1984.
[5] P.R Gray and R.G. Meyer, Analyisis, New York: Wiley, 1984.
[6] Y.P.Tsividis,"Design condiferation in single- channel MOS analog integated circuit-atutorial, " IEEE Journal of Solid-State Circuit, vol.SC-13, no.3, pp.393-391, June 1978.
[7] J. Millman, Micro-Electronics, Digital and Analig Circuit and Systems, McGraw-Hill, 1979.
[8] P.R. Gray and R.G. Meyer, "MOS operational amplifier design-atutorial overview," IEEE Journal of Solid-State Circuit, vol.SC-17, ni.6, pp.699-982, DEC., 1982.
[9] R. Jacob Baker, "CMOS Circuit Design, Layout and Simulation" IEEE Pres

태그 전류 증폭기, 트랜지스터 회로, 출력 드레인, 캐스코드 차동, 저항 전압

도움말

이 문서는 한글워디안, 한글2002 이상의 버전에서만 확인하실 수 있습니다.
구매에 참고하시기 바랍니다.

자료평가

아직 평가한 내용이 없습니다.

오늘 본 자료

  • 오늘 본 자료가 없습니다.
  • img

    저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하 며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객 센터에 신고해 주시기 바랍니다.