레포트샵

fileicon[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서

이전

  • 1전기전자   디지털논리회로 4-비트 Adder / Subtracter 결과 보고서1
  • 2전기전자   디지털논리회로 4-비트 Adder / Subtracter 결과 보고서2
  • 3전기전자   디지털논리회로 4-비트 Adder / Subtracter 결과 보고서3
  • 4전기전자   디지털논리회로 4-비트 Adder / Subtracter 결과 보고서4
  • 5전기전자   디지털논리회로 4-비트 Adder / Subtracter 결과 보고서5
  • 6전기전자   디지털논리회로 4-비트 Adder / Subtracter 결과 보고서6

다음

  • 최대 100페이지까지 확대보기 서비스를 제공합니다.

> 레포트 > 공학계열 > 자료상세보기 (자료번호:179881)

구매가격
1,000원 할인쿠폰900원
등록/수정
2007.10.27 / 2007.10.28
파일형식
fileiconhwp(아래아한글2002) [무료뷰어다운]
페이지수
6페이지
자료평가
평가한 분이 없습니다.
등록자
dizition
  • 다운로드
  • 장바구니 담기

닫기

이전큰이미지 다음큰이미지
  • 트위터
  • 페이스북
신규가입 200원 적립! + 10% 할인쿠폰 3장지급! banner구매자료를 평가하면 현금처럼 3%지급!

소개글

[전기전자] [디지털논리회로]4-비트 Adder / Subtracter 결과 보고서에 대한 자료입니다.

목차

1. 실험 결과
(1) Verilog 코드
(2) wave form
(3) 진리표
(4) Delay time

2. 결과 분석 및 토의

본문내용

• 위의 코드는 Full Adder를 이용하여 4-bit Adder/Subtracter 코드이다. 이 코드의 방식은 Ripple Adder 인데, 이것은 최하위 자리를 연산하여 합을 구한후 carry를 다음자리로 올린후에 다시 합을 구해나가는 과정이다. 위에서 A,B 두 수의 덧셈 or 뺄셈을 하려면, 컴퓨터에서는 뺄셈이 안되므로, 뺄셈은 연산에서 A-B = A+ (-B) 와 같으므로, 중간에 약간의 프로그램기법으로 연산을 행하여 뺄셈을 덧셈으로 바꾸어 가능하게 한다. -B로 만들기 위하여,

태그 wave form, Verilog, 진리표, 전기, 레포트

도움말

이 문서는 한글워디안, 한글2002 이상의 버전에서만 확인하실 수 있습니다.

구매에 참고하시기 바랍니다.

자료평가

아직 평가한 내용이 없습니다.

오늘 본 자료

  • 오늘 본 자료가 없습니다.
  • img

    저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하 며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객 센터에 신고해 주시기 바랍니다.