레포트샵

fileicon[전자회로 실험] JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)

이전

  • 1전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)1
  • 2전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)2
  • 3전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)3
  • 4전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)4
  • 5전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)5
  • 6전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)6
  • 7전자회로 실험  JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)7

다음

  • 최대 100페이지까지 확대보기 서비스를 제공합니다.

> 레포트 > 공학계열 > 자료상세보기 (자료번호:138023)

구매가격
1,000원 할인쿠폰900원
등록/수정
2006.09.15 / 2006.09.16
파일형식
fileiconhwp(아래아한글97) [무료뷰어다운]
페이지수
7페이지
자료평가
평가한 분이 없습니다.
등록자
kiyapjs
  • 다운로드
  • 장바구니 담기

닫기

이전큰이미지 다음큰이미지
  • 트위터
  • 페이스북
신규가입 200원 적립! + 10% 할인쿠폰 3장지급! banner구매자료를 평가하면 현금처럼 3%지급!

소개글

[전자회로 실험] JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)에 대한 자료입니다.

하고 싶은 말

JFET 전압-전류 특성 예비 report(피스파이스 시뮬레이션 포함)
깔끔하게 정리되었습니다..

목차

1. 목적

2. 이론
1)FET 장점
2)FET 단점
3)JFET 동작과 구조
4) JFET의 게이트-소스 전압의 변동
5) JFET 전달 특성
6) 접합 전계-효과 트랜지스터(JFET)

JFET 전류-전압 피스파이스 시뮬레이션

본문내용

1. 목 적
JFET의 드레인 전류에 대한 드레인-소스 전압 효과와 게이트-소스 효과 드레인 전류와 게이트-소스 전압의 특성 및 상호간의 관계를 이해한다
2. 이 론
(1) FET의 장점
1. FET는 높은 입력 임피던스를 갖는 전압에 민감한 소자이다. BJTDP 비하여 현저히 높은 입력 임피던 스 때문에 다단 증폭기의 입력단으로는 FET가 BJT보다 선호되고 있다.
2. 여러 종류 중 한 가지인 JFET는 BJT보다 발생잡음이 적다.
3. FET는 BJT보다 온도에 대하여 안정하다.
4. FET는 일반적으로 BJT보다 제작이 간편하다. 즉 단일 칩상에 보다 많은 소자를 구성할 수 있다. 즉 집적도를 높일 수 있다.
5. 드레인-소스 사이의 전압이 적은 전압구간에서는 전압제어 가변저항처럼 동작한다.
6. 높은 입력 임치던스는 전하를 오랫동안 저장할 수 있어 저장소자로 사용할 수도 있다.
7. 전력용 FET는 높은 전력을 견디어내며 대전류를 스위치할 수 있다.
8. JFET는 방사능에 BJT보다 덜 민감하다.
(2) FET의 단점
1. FET는 높은 입력 커패시턴스 때문에 나쁜 주파수 특성을 갖는다.
2. 일부 종류의 FET는 나쁜 선형성을 갖는다.
3. 정전기에 의해 쉽게 손상을 입을 수 있다.
(3) JFET동작과 구조
BJT와 마찬가지로 FET 역시 3단자 소자이다. BJT가 2개의 pn접합을 가지고 있는 것과 달리, 이것 은 기본적으로 게이트와 드레인-소스 채널 사이게 하나의 pn접합을 가지고 있다.
그림 1-1에 접합형 FET의 물리적 구조를 나타내었다.
그림 1-1(a)의 n 채널 JFET는 n 타입 부분의 스트립과, 그 스트립 양옆으로 확산된 2부분의 p 타입 부분으로 구성되며, p 채널 JFET는 그와 반대로 p 타입 부분의 스트립과 양쪽의 n 타입 부분 으로 구성된다.
JFET의 동작을 깊이 있게 고찰하기 위하여 그림 1-1(a)은 n 채널 JFET에 를 드레인에 인 가하 고 소스를 공통으로 구성한다.
게이트 전압 를 게이트에 인가하며 이러한 회로구성을 그림 1-2(a)에 나타내었다.
는 드레인-소스 전압 를 제공하고, 이것이 드레인으로부터 소스로 흐르는 드레인전류 를 만들게 된다.
드레인 전류 는 소스 전류와 동일하며, 이것은 p 타입 게이트로 둘려 싸인 채널 내에 존재한다.
게이트-소스 전압 는 와 같으며 채널 내에 공핍층을 만들어, 결국 채널의 두께를 감소시켜 드레인 소스 사이의 저항값을 증가시킨다. 게이트 소스 사이의 접합이 역 바이어스되어 있으므로 게이트 전류는 0이 된다.

태그 전자회로, JFET, 반도체, FET, JFET 특성

자료평가

아직 평가한 내용이 없습니다.

오늘 본 자료

  • 오늘 본 자료가 없습니다.
  • img

    저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하 며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객 센터에 신고해 주시기 바랍니다.