레포트샵

fileicon[전자공학]VHDL-디지털 시계

이전

  • 1전자공학 VHDL-디지털 시계1
  • 2전자공학 VHDL-디지털 시계2
  • 3전자공학 VHDL-디지털 시계3
  • 4전자공학 VHDL-디지털 시계4
  • 5전자공학 VHDL-디지털 시계5
  • 6전자공학 VHDL-디지털 시계6
  • 7전자공학 VHDL-디지털 시계7
  • 8전자공학 VHDL-디지털 시계8
  • 9전자공학 VHDL-디지털 시계9
  • 10전자공학 VHDL-디지털 시계10
  • 11전자공학 VHDL-디지털 시계11
  • 12전자공학 VHDL-디지털 시계12
  • 13전자공학 VHDL-디지털 시계13
  • 14전자공학 VHDL-디지털 시계14
  • 15전자공학 VHDL-디지털 시계15
  • 16전자공학 VHDL-디지털 시계16
  • 17전자공학 VHDL-디지털 시계17
  • 18전자공학 VHDL-디지털 시계18
  • 19전자공학 VHDL-디지털 시계19
  • 20전자공학 VHDL-디지털 시계20

다음

  • 최대 100페이지까지 확대보기 서비스를 제공합니다.

> 레포트 > 공학계열 > 자료상세보기 (자료번호:136291)

구매가격
1,000원 할인쿠폰900원
등록/수정
2006.08.11 / 2006.08.12
파일형식
fileiconhwp(아래아한글2002) [무료뷰어다운]
페이지수
20페이지
자료평가
평가한 분이 없습니다.
등록자
himagic369
  • 다운로드
  • 장바구니 담기

닫기

이전큰이미지 다음큰이미지
  • 트위터
  • 페이스북
신규가입 200원 적립! + 10% 할인쿠폰 3장지급! banner구매자료를 평가하면 현금처럼 3%지급!

소개글

[전자공학]VHDL-디지털 시계에 대한 자료입니다.

하고 싶은 말

VHDL 수업하믄서 만든
디지털 시계 소스프로그램 입니다

스톱워치 알람 타임
BCD를 7segment를 출력하기 위한 값으로 디코딩하기 위한 구문

프로그램 소스 모두 있어요

본문내용

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY digital_clock IS
PORT (
-- 10KHz 클럭입력
CLK : IN STD_LOGIC;
-- 모드 변환 버튼
SW_MODE : IN STD_LOGIC;
-- 설정 위치 변경 버튼
SW_F1 : IN STD_LOGIC;
-- 값 변경 버튼
SW_F2 : IN STD_LOGIC;
-- 7segment data
SEGMENT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
-- 7segment 디스플레이 위치 지정
COMMON : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
-- 알람 설정 표시
ALARM_ON : OUT STD_LOGIC;
-- 알람 출력( LED로 표시한다.)
BEEP : OUT STD_LOGIC;
-- 모드 표시
LED_MODE : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));
END digital_clock;
ARCHITECTURE A OF digital_clock IS
--10KHz의 클럭입력을 사용하여 1Hz와 100Hz의 클럭을 발생시킨다.
COMPONENT CLK_DIV
PORT (
CLK : IN STD_LOGIC;
CLK_1H : OUT STD_LOGIC;
CLK_100H : OUT STD_LOGIC
);
END COMPONENT;
--선택모드를 위한 설정.
COMPONENT WATCH
PORT (
CLK_1H : IN STD_LOGIC;
CLK_100H : IN STD_LOGIC;
SW_MODE : IN STD_LOGIC;
SW_F1 : IN STD_LOGIC;
SW_F2 : IN STD_LOGIC;
HOUR : OUT INTEGER RANGE 23 DOWNTO 0;
MINUTE : OUT INTEGER RANGE 59 DOWNTO 0;
SECOND : OUT INTEGER RANGE 59 DOWNTO 0;
SEC_HUN : OUT INTEGER RANGE 99 DOWNTO 0;
DIGIT_ON : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
ALARM_ON : OUT STD_LOGIC;
BEEP : OUT STD_LOGIC;
LED_MODE : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));
END COMPONENT;
COMPONENT DETECT1
PORT(
NUMBER : IN INTEGER RANGE 23 DOWNTO 0;
SEG_TEN : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_ONE : OUT STD_LOGIC_VECTOR (6 DOWNTO 0));
END COMPONENT;
COMPONENT DETECT2
PORT(
NUMBER : IN INTEGER RANGE 59 DOWNTO 0;
SEG_TEN : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_ONE : OUT STD_LOGIC_VECTOR (6 DOWNTO 0));
END COMPONENT;
COMPONENT DETECT3
PORT(
NUMBER : IN INTEGER RANGE 99 DOWNTO 0;
SEG_TEN : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_ONE : OUT STD_LOGIC_VECTOR (6 DOWNTO 0));
END COMPONENT;
COMPONENT SEG_MODULE
PORT (
CLK : IN STD_LOGIC;
SEG_EN : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
SEG_8 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_7 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_6 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_5 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_4 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_3 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_2 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_1 : IN STD_LOGIC_VECTOR (6 DOWNTO 0);
SEG_OUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
COMMON : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
END COMPONENT;
SIGNAL CLK_1H, CLK_100H : STD_LOGIC;
SIGNAL HOUR : INTEGER RANGE 23 DOWNTO 0;
SIGNAL MINUTE : INTEGER RANGE 59 DOWNTO 0;
SIGNAL SECOND : INTEGER RANGE 59 DOWNTO 0;
SIGNAL SEC_HUN : INTEGER RANGE 99 DOWNTO 0;
SIGNAL DIGIT_ON : STD_LOGIC_VECTOR (3 DOWNTO 0);
SIGNAL SEG_EN : STD_LOGIC_VECTOR (7 DOWNTO 0);
SIGNAL SEG_8 ,SEG_7 ,SEG_6 ,SEG_5 : STD_LOGIC_VECTOR (6 DOWNTO 0);
SIGNAL SEG_4 ,SEG_3 ,SEG_2 ,SEG_1 : STD_LOGIC_VECTOR (6 DOWNTO 0);
BEGIN
U0 : CLK_DIV
PORT MAP (
CLK => CLK,
CLK_1H => CLK_1H,
CLK_100H => CLK_100H);
U1 : WATCH
PORT MAP (
CLK_1H => CLK_1H,
CLK_100H => CLK_100H,
SW_MODE => SW_MODE,
SW_F1 => SW_F1,
SW_F2 => SW_F2,
HOUR => HOUR,
MINUTE => MINUTE,

태그 VHDL-디지털 시계, 디지털시계, VHDL, 알테라 시계, 시계

도움말

이 문서는 한글워디안, 한글2002 이상의 버전에서만 확인하실 수 있습니다.
구매에 참고하시기 바랍니다.

자료평가

아직 평가한 내용이 없습니다.

오늘 본 자료

  • 오늘 본 자료가 없습니다.
  • img

    저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하 며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객 센터에 신고해 주시기 바랍니다.