레포트샵

fileiconVHDL에 관하여

이전

  • 1VHDL에 관하여1
  • 2VHDL에 관하여2
  • 3VHDL에 관하여3
  • 4VHDL에 관하여4
  • 5VHDL에 관하여5
  • 6VHDL에 관하여6
  • 7VHDL에 관하여7
  • 8VHDL에 관하여8
  • 9VHDL에 관하여9
  • 10VHDL에 관하여10
  • 11VHDL에 관하여11
  • 12VHDL에 관하여12
  • 13VHDL에 관하여13
  • 14VHDL에 관하여14
  • 15VHDL에 관하여15
  • 16VHDL에 관하여16
  • 17VHDL에 관하여17
  • 18VHDL에 관하여18
  • 19VHDL에 관하여19
  • 20VHDL에 관하여20
  • 21VHDL에 관하여21

다음

  • 최대 100페이지까지 확대보기 서비스를 제공합니다.

> 레포트 > 공학계열 > 자료상세보기 (자료번호:131756)

구매가격
2,000원 할인쿠폰1,800원
등록/수정
2006.07.08 / 2006.07.09
파일형식
fileiconhwp(아래아한글2002) [무료뷰어다운]
페이지수
21페이지
자료평가
평가한 분이 없습니다.
등록자
lnixon
  • 다운로드
  • 장바구니 담기

닫기

이전큰이미지 다음큰이미지
  • 트위터
  • 페이스북
신규가입 200원 적립! + 10% 할인쿠폰 3장지급! banner구매자료를 평가하면 현금처럼 3%지급!

소개글

VHDL에 관하여에 대한 자료입니다.

목차

1. Entity
2. Architecture
3. Component Instantiation
4. Configuration
5. Concurrent Statement
6. Sequential Statement
7. Delay Modeling
8. Operator
9. Block & Scope Rule
10. Attribute

본문내용

1. Entity Declaration
VHDL을 사용하여 하드웨어를 표현하기 위한 기본 구성은 Entity와 Architecture으로 나눌수 있으며 entity는 하드웨어의 인터페이스를 정의하며 architecture는 하드웨어를 내부를 표현하는 부분이다.
Entity는 설계하고자 하는 회로의 외부적인 관점을 표현한다. 즉 Entity는 밖에서 보여지는 입출력 인터페이스와 그 이름을 정의하고 검사와 동작에 필요한 parameter을 선언한다. 따라서 앞에서 설명한 바와 같이 회로의 동작은 전혀 표현하지 않고 입출력과 같은 외부적인 것만을 고려하고 회로의 내부적인 구조나 연결 등을 고려할 필요가 없는 것이다. 여기서 선언한 entity를 가지고 architecutre를 사용하여 하드웨어의 동작을 여러 가지로 표현할수 있는 것인데 이는 2장에서 다룬다. Entity의 형식은 다음과 같다.

<생략>

태그 VHDL, 공학, 회로

도움말

이 문서는 한글워디안, 한글2002 이상의 버전에서만 확인하실 수 있습니다.
구매에 참고하시기 바랍니다.

자료평가

아직 평가한 내용이 없습니다.

오늘 본 자료

  • 오늘 본 자료가 없습니다.
  • img

    저작권 관련 사항 정보 및 게시물 내용의 진실성에 대하여 레포트샵은 보증하지 아니하 며, 해당 정보 및 게시물의 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지됩니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객 센터에 신고해 주시기 바랍니다.